SliceM与SliceL

2024-06-01 16:42:29

李虎：

CLB中分为SliceM和SliceL。他们其中都有LUT。

SliceM（M是指Memory）和SliceL（L是指Logic）的区别是，SliceM中含有能够把LUT资源重新整合为Ram和Rom的逻辑。这就是所谓的Distributed Ram。

分布式RAM是如何产生的及其与Block RAM的区别

- 问 -
分布式和Block RAM的区别

- 答 -
CLB单元生成的distribute ram ，CLB是FPGA的基本单元，block ram也是基本单元，但分布ram要由CLB单元生成。由CLB生成分布式ram，消耗逻辑资源。而block ram则固定在fpga内，无论使用与否都存在于那里。当block ram不够用时可以用逻辑资源生成分布式ram。

- 问 -
分布式RAM是如何产生的？

- 答 -
这里以Virtex4为例说明：一个CLB由4个Slice组成，这4个Slice又分SliceM和SliceL，其中M是Memory的首字母，L是Logic的首字母，比较SliceM和SliceL，他们的区别就是SliceM的查找表具有RAM和ROM的功能，而SliceL的则不具备。所以SliceM比SliceL多的功能就是做存储器和移位。这样就很清楚了：SliceM可实现Distribut RAM，而Distribut RAM是由SliceM中的LUT实现。CLB的结构下所示：

Matric -------SliceM（2） SliceL（3）--------Y1
                     Switch ------ SliceM（0） SliceL（1）--------Y0
                                             |                   |
                                             |                   |
                                             X0                X1
这里XNYM，X－－列，N－－列号，Y－－行，M－－行号，Xilinx FPGA内部结构是一种阵列结构。

- 问 -
请问SliceM除了可实现Distribut RAM之外还能实现什么功能？
SliceM实现Distribut RAM时使用SliceM中的SRL16存储单元么？

- 答 -
如果看SliceM的图，是看不到里面有专么这个SRL16的。其实SRL16就是一个基于查找表结构的移位寄存器。而SRL16以primitive形式存在而已。在userguide中，也画了SRLC16的图，它就是一个查找表。比较SliceM和SliceL，他们的区别就是SliceM的查找表具有RAM和ROM的功能，而SliceL的则不具备。所以SliceM比SliceL多的功能就是做存储器和移位。“SliceM实现Distribut RAM时使用SliceM中的SRL16存储单元么？” 因为SRL16用的就是LUT，所以，如果这个LUT作为Distribute RAM使用了，则就不能再作为SRL16使用了。

SliceM与SliceL相关推荐

Xilinx® 7 series FPGAs CLBs专题介绍（二）
目录背景 CLB布局(CLB Arrangement) ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Descriptio ...
Xilinx® 7 series FPGAs CLBs专题介绍（一）
背景前面我们已经知道7 series FPGA的总体架构,其中包括CLBs,本篇博文根据赛灵思官方文档,专门介绍一下CLBs. 7 Series FPGAs Configurable Logic B ...
FPGA block RAM和distributed RAM区别（以及xilinx 7系列CLB资源）
原地地址:FPGA block RAM和distributed RAM区别区别之1 block ram 的输出需要时钟,distributed ram在给出地址后既可输出数据. 区别之2 distr ...
Virtex-6系列FPGA的CLB
Virtex-6系列FPGA Virtex-6是Xilinx 在2009年2月推出的新一代旗舰产品,采用了第三代Xilinx ASMBL架构.40nm 工艺,提供多达760000 个逻辑单元,为业界成 ...
Spartan-6的存储元件、多路复用器、快速先行进位逻辑、算术逻辑
存储元件 Spartan-6的每个SLICE 有8个存储元件,可以实现存储功能.其中4个与O6相连的存储单元可以配置成寄存器或锁存器,而与O5相连的存储单元仅可以配置成寄存器,如图2-4 所示.这是与 ...
Spartan-6系列内部模块介绍之可配置逻辑模块（CLB）
可配置逻辑模块(CLB) Spartan-6每个CLB模块里包含两个SLICE.CLB通过交换矩阵和外部通用逻辑阵列相连,如图2-1和图2-2所示.底部的SLICE标号为SLICE0,顶部的SLICE ...
FPGA中block ram和distributed ram的区别
在Spartan-3系列FPGA中使用LUT构建分布式RAM http://xilinx.eetrend.com/tag/846?quicktabs_1=0 利用块RAM实现数据延迟的一些问题 htt ...
FPGA资源之LUT
文章目录一.CLB资源简介二.LUT查找表资源(SLICEM.SLICEL) 三.LUT资源 3.1 LUT资源工作原理 3.2 LUT资源内部结构 3.3 LUT功能的拓展 3.4 LUT硬件原 ...
[fpga基础]基础元器件
一.基本单元 CLB是xilinx基本逻辑单元,每个CLB包含两个slices,每个slices由4个(A,B,C,D)6输入LUT(内部封装了2个5输入LUT)和8个寄存器,2个F7选择器,1个F8 ...

最新文章

热门文章