插入clock gate之后FV失败的问题

相关变量：verification_clock_gate_hold_mode

在默认情况下，fm认为增添了门控插入（综合时）和之前没有门控的RTL的寄存器是不相等的 也就是说，如果综合时，使用了命令进行了门控插入，那么在形式验证时，就需要设置相应的verification_clock_gate_hold_mode.

user guide上面说这个可以设置成几个值，
* “none” - does not consider clock-gated flip-flop states equivalent to non-clock-gated flip-flop states (the default).
* “low” - considers latch-based clock gating, and combinational clock gating that holds the clock low when inactive (or high for falling-edge-triggered flip-flops).
* “high” - considers combinational clock gating that holds the clock high when inactive (or low for falling-edge-triggered flip-flops).
* “any” - considers both “high” and “low” styles of clock gating within the same design.

clock gating 应该就是只有两种形式的gating:
AND gate
OR gate
当插入的逻辑是and gate 的时候，这个值设置成low
当插入的逻辑是or gate 的时候，这个值设置成high

当然，如果Reference电路中的clock gate是RTL设计者插入的，在综合的时候用power compiler插入的，这个值就应该被设置成none。
如果Implement电路中的Clock Gate是implement在后端实现的过程中，为了修改电路的某些行为而插入的。那么它的EN端与电路的连接关系，在Reference电路中是不存在的。如果此变量设置成“none”，FV时，此clock gate后面的所有FF都会fail。此时，应该根据插入的clock gate的类型是AND Gate还是OR Gate，将变量设计成相应的值(Low/High)。

以上，参考自：
http://xilinx.eetop.cn/viewthread-466441
http://edabbs.com/archiver/?tid-129506.html
http://edabbs.com/redirect.php?tid=130494&goto=lastpost

Formality笔记相关推荐

Synopsys Formality 2018操作流程
Synopsys Formality 2018操作流程王_嘻嘻 2020-09-16 15:20:18 1940 收藏 26 分类专栏: eda工具使用经验文章标签: verilog 版权声明:本 ...
Formality学习笔记一：基本概念
Design Refernce design : golden design, 一般作为验证的标准 Implementation design: 修改后的设计,想要验证和原始版本是否一致 Logic ...
数字IC设计学习笔记_Formality 形式验证
数字IC设计学习笔记 Formality 形式验证 1. 基本特点 2. Reference Design 和Implementation Design 3. container 4. 读入共享技术库 ...
Synopsys Formality Workshop 2013
四月底忙里偷闲去参加了为期两天的Formality的workshop.讲师还是那个讲师,不过相比于2010年底的听的那次Formalityworkshop2005,内容有很大的调整和更新,尤其是使用F ...
【工大SCIR笔记】自然语言处理领域的数据增广方法
点击上方,选择星标或置顶,每天给你送干货! 作者:李博涵来自:哈工大SCIR 1.摘要本文介绍自然语言处理领域的数据增广方法.数据增广(Data Augmentation,也有人将Data Aug ...
Cadence Genus userguide阅读笔记
preface introduction information_level design hierarchy object和attribute 最开始的时候往往会遇到很多error 设置某种mess ...
【读书笔记】知易行难，多实践
前言: 其实,我不喜欢看书,只是喜欢找答案,想通过专业的解答来解决我生活的困惑.所以,我听了很多书,也看了很多书,但看完书,没有很多的实践,导致我并不很深入在很多时候. 分享读书笔记: <高效1 ...
【运维学习笔记】生命不息，搞事开始。。。
001生命不息,搞事不止!!! 这段时间和hexesdesu搞了很多事情! 之前是机械硬盘和固态硬盘的测速,我就在那默默的看着他一个硬盘一个机械测来测去. 坐在他后面,每天都能看到这位萌萌的小男孩,各 ...
SSAN 关系抽取论文笔记
20210621 https://zhuanlan.zhihu.com/p/353183322 [KG笔记]八.文档级(Document Level)关系抽取任务共指id嵌入一样但是实体嵌入的时候 ...

Formality笔记

插入clock gate之后FV失败的问题

Formality笔记相关推荐

最新文章

热门文章