xilinx mii to rmii核使用

在使用AXI 1G/2.5G Ethernet Subsystem若要使用rmii接口的phy则需要使用xilinx mii to rmii的ip核，如下图：

需要说明：

rmii接口的时钟系统和mii接口并不一样，rmii接口是系统同步，收发端使用同一个时钟源（ip核从ref_clk输入）；

而mii是源同步系统，收发端都有对应的clk信号。(虽然mii有独立的收发时钟但PHY的rxclk\txclk都是输出，所以并不是完全源同步，需要注意PHY的tx/rx定义是对应与mac来说的)

1、这个核并不是自适应的10M/100M,它的速度是固定的（默认我们需要选择:Speed 100M/实际工作环境不太可能遇到10M的情况）：

一开始没有勾选导致数据发送失败，我用板卡和PC通信，PC端无法抓取到子卡的网络报文，使用ila监测时序发现发送周期不正确，正常31个时钟周期的网络报文前导码（7个0x55,一个0xd5）竟然用了331个周期：（起始点为4096）

手册给出来的时序：

备注：添加ila找不到时钟源时记得可以选择时钟域类型：

2、需要对rmii引脚添加iob xdc约束，因为ip核并没有对引脚做约束，手册上已说明：

3、需要禁用Ethernet Subsystem ip核的管脚xdc约束：

手册上没有给出具体的做法：我是直接disable掉了ip核生成的一个xdc(因为它是只读属性我无法更改),更改后成功生成了bit,测试也没有问题。

参考：

pg146-mii-to-rmii.pdf

https://www.xilinx.com/support/documentation/ip_documentation/mii_to_rmii/v2_0/pg146-mii-to-rmii.pdf

±15kV ESD Protected MII/RMII 10/100 Ethernet Transceiver

https://docs.rs-online.com/58cd/0900766b80d9640b.pdf

xilinx mii to rmii核使用相关推荐

物理层、数据链路层间的PHY、MAC、MII、RMII、SMII、GMII、RGMII以及I2S总线、SFP接口
物理层与数据链路层间的PHY.MAC.MII.RMII.SMII.GMII.RGMII 一.PHY(Physical Layer,物理层) 二.MAC(Media Access Control.媒体访 ...
MII、 RMII、 GMII、 RGMII 接口介绍
1.RGMII 接口概要以太网的通信离不开物理层 PHY 芯片的支持,以太网 MAC 和 PHY 之间有一个接口,常用的接口有MII. RMII. GMII. RGMII 等. MII(Medium ...
以太网MII接口类型大全-MII、RMII、SMII、GMII、RGMII、SGMII、XGMII、XAUI、RXAUI
原文地址:https://blog.csdn.net/weixin_40407893/article/details/103733034 一.简介 MII是英文 Medium Independ ...
MII、RMII、SMII、GMII接口简介
以太网媒体接口有:MII.RMII.SMII.GMII. 所有的这些接口都从MII而来,MII是(Medium Independent Interface)的意思 ,是指不用考虑媒体是铜轴.光 ...
以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL、RXAUI
大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容,只需配置寄存器即可),直接外接光模块,而不需要PHY层芯片,此时时钟速率仍旧是625MHz,不过此时跟SGMII接口不同 ...
以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL
大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容,只需配置寄存器即可),直接外接光模块,而不需要PHY层芯片,此时时钟速率仍旧是625MHz,不过此时跟SGMII接口不同 ...
关于MII、RMII、GMII、RGMII、PHY、网络变压器、RJ45的硬件总结
文章目录前言一.网络传输结构及原理 1.网络传输原理 2.TCP/IP协议 3.数据链路层(MAC) 二.介质独立接口MII,RMII,GMII,RGMII 1.MII(Media Indepen ...
Xilinx DDR3 —— MIG IP核的读写仿真（APP接口）
在上一篇中Xilinx DDR3 -- MIG IP核的配置(APP接口),已经观看了Xilinx官方提供的MIG IP核读写例程仿真波形,本着学习的目的,本篇开始自己编写MIG IP核读写程序,用于 ...
MII、RMII、GMII、RGMII、PHY、网络变压器、RJ45
文章目录前言一.网络传输结构及原理 1.网络传输原理 2.TCP/IP协议 3.数据链路层(MAC) 二.介质独立接口MII,RMII,GMII,RGMII 1.MII(Media Indepen ...

xilinx mii to rmii核使用

±15kV ESD Protected MII/RMII 10/100 Ethernet Transceiver

xilinx mii to rmii核使用相关推荐

最新文章

热门文章