VHDL和Verilog HDL的区别
HDL特别是Verilog HDL得到在第一线工作的设计工程师的特别青睐,不仅因为HDL与C语言很相似,学习和掌握它并不困难,更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。 在学习HDL语言时,笔者认为先学习VerilogHDL比较好:一是容易入门;二是接受Verilog HDL代码做后端芯片的集成电路厂家比较多,现成的硬核、固核和软核比较多。 小析VHDL与Verilog HDL的区别 学习完VHDL后觉得VHDL已非常完善,一次参加培训时需学习Verilog HDL,于是顺便“拜访”了一下Verilog HDL,才发现,原来Verilog HDL也是如此高深,懵懂中发现Verilog HDL好像较之VHDL要多一些语句,是不是Verilog HDL就要比VHDL高级些?
VHDL与Verilog HDL的发展历程
VHDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。而Verilog HDL是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准,即IEEE Standard 1364-1995。
由于GDA公司本就偏重于硬件,所以不可避免地Verilog HDL就偏重于硬件一些,故Verilog HDL的底层统合做得非常好。所以,Verilog HDL作重强调集成电路的综合;另外,学习过Verilog HDL的朋友应该知道,Verilog HDL很具有C语言的风格,不能说“所有”,但结果差不多,也具有C语言一样的不严密性。所以在硬件电路设计时就得有相应的考虑。 VHDL的逻辑综合就较之Verilog HDL要出色一些,强调于组合逻辑的综合。
总结:
所以笔者建议,你着重于集成电路的设计,则只需Verilog HDL就可以了,若你要进行大规模系统设计,则你就必须学习VHDL。
Verilog在工业界通用些,VHDL在大学较多。 个人觉得VHDL比较严谨,VerilogHDL格式要求松一些。
VHDL和Verilog HDL的区别相关推荐
- Verilog hdl与VHDL混用详解
Verilog hdl ...
- Quartus II使用说明(Verilog HDL二选一数据选择器 )
<可编程数字逻辑电路设计>课程中Quartus II软件的使用说明 VHDL和Verilog HDL不一样. 1.新建文件夹,里面包含5个子文件夹(doc/img/prj/rtl/test ...
- 例说Verilog HDL和VHDL区别,助你选择适合自己的硬件描述语言
如果你搜索Verilog和VHDL的区别,你会看到很多讨论这场HDL语言战争的区别页面,但大多数都很简短,没有很好地举例说明,不方便初学者或学生理解. Verilog和VHDL之间的区别将在本文中通过 ...
- Verilog HDL和VHDL的区别
VHDL 与 VerilogHDL 的不同点 序号 区别之处 VHDL Verilog 1 文件的扩展名不一样 .vhd .v 2 结构不一样 包含库.实体.结构体. ENTITY 实体名 IS PO ...
- Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
文章目录 前言 一.单目运算符.双目运算符和三目运算符 二.位运算符 三.逻辑运算符 四.缩减运算符 五.总结 前言 我们在学习和理解Verilog HDL中的一些运算符的意义时,可能会对一些运算符的 ...
- (137)FPGA面试题-Verilog HDL中function和task的区别(一)
1.1 FPGA面试题-Verilog HDL中function和task的区别(一) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
- (138)FPGA面试题-Verilog HDL中function和task的区别(二)
1.1 FPGA面试题-Verilog HDL中function和task的区别(二) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
- (12)Verilog HDL可综合与不可综合区别(第3天)
(12)Verilog HDL可综合与不可综合区别(第3天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Verilog HDL可综合与不可综合区别(第3天) ...
- (63)Verilog HDL模块例化VHDL模块
(63)Verilog HDL模块例化VHDL模块 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL模块例化VHDL模块 5)结语 1.2 FPGA ...
最新文章
- oracle读书记录
- css 选择器 伪元素_CSS伪元素-解释选择器之前和之后
- linux uvc 支持的设备,摄像头是否支持uvc
- SharePoint 2013 商城
- CCNA--OSI、TCP/IP
- 中国高校计算机考研:计算机数据结构核心考点解析
- 启动tomcat遇到的问题整理
- python读取hdf5文件_Python处理HDF5文件
- 阿里云mysql不让锁表_MySQL中InnoDB锁不住表的原因
- groupby索引有效吗_两千字揭密 MySQL 8.0.19 三大索引新功能
- 【LeetCode】【HOT】236. 二叉树的最近公共祖先(递归)
- ApacheCN 学习资源汇总 2018.12
- 某宝长x-mini-wua分析与破解
- Java使用ttf字体下载网站
- Python 获取 Flash SWF 文件宽度和高度(Width, Height)
- 一款开源且超好用的网站克隆机 HTTrack
- mysql 从库跳过1062_3分钟解决MySQL 1062 主从错误
- C语言: 编写程序,输出所有的水仙花数
- Universal DEP/ASLR bypass with msvcr71.dll and mona.py
- 2、深入HTTP请求流程