Verilog hdl与VHDL混用详解

1.概述

由于在FPGA开发过程中，多人合作时可能遇到有人使用verilog hdl，有人遇到VHDL的情况，这就涉及到了verilog hdl与VHDL的相互调用。

本文就是介绍verilog hdl与VHDL混合使用的方法，比给出示例。包括两个方面：

1）Verilog hdl调用VHDL代码；

2）VHDL调用veriolg hdl代码。

2.Verilog hdl调用VHDL

Verilog hdl调用VHDL很简单，只需要把VHDL的实体（entity）当成一个verilog模块（module）即可按verilog的格式调用。例程如下：

2.1 被调用VHDL模块的实体

2.2 Verilog hdl的调用情况

3. VHDL调用verilog hdl

VHDL调用verilog hdl相对比较麻烦，需要先将verilog的模块（module）做成VHDL的元件（component），再进行调用。例如下面的例子：

3.1 被调用verilog hdl模块

3.2 模块元件化：

3.3 元件例化

4. 总结

总的来说，verilog与VHDL的混用也就是相互调用的方式，就是将对方当成自己的模块，然后按自己本身的语法来调用即可。即：

Verilog调用VHDL是将VHDL的实体（entity）当成verilog中的模块（module）来调用；
VHDL调用verilog是将verilog的模块(module)当成VHDL中的实体（entity）来调用，先元件化，再例化。

Verilog hdl与VHDL混用详解相关推荐

（116）System Verilog类合成(类包含关系)详解
(116)System Verilog类合成(类包含关系)详解 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog类合成(类包含关系)详解 ...
例说Verilog HDL和VHDL区别，助你选择适合自己的硬件描述语言
如果你搜索Verilog和VHDL的区别,你会看到很多讨论这场HDL语言战争的区别页面,但大多数都很简短,没有很好地举例说明,不方便初学者或学生理解. Verilog和VHDL之间的区别将在本文中通过 ...
Verilog HDL和VHDL的区别
VHDL 与 VerilogHDL 的不同点序号区别之处 VHDL Verilog 1 文件的扩展名不一样 .vhd .v 2 结构不一样包含库.实体.结构体. ENTITY 实体名 IS PO ...
[从零开始学习FPGA编程-9]：快速入门篇 - 操作步骤2-1- 硬件电路图形化描述与文本硬件描述语言Verilog HDL与VHDL语言以及比较
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址:https://blog.csdn.net/HiWangWenBing/article/detai ...
vscode搭建Verilog HDL开发环境
工欲善其事,必先利其器.应该没有多少人会使用Quartus和vivado这些软件自带的编辑器吧,原因在于这些编辑器效率很低,Verilog HDL代码格式比较固定,通常可以利用代码片段补全加快书写 ...
Verilog HDL 快速入门
Verilog HDL 快速入门 Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),它是以文本形式来描述数字系统硬件的结构和行为的语言. ...
FPGA开发基本流程详解
FPGA是一种可编程逻辑器件,与传统的硬连线电路不同,它具有高度的可编程性和灵活性.FPGA的设计方法包括硬件设计和软件设计两部分,硬件设计包括FPGA芯片电路.存储器.输入输出接口电路等等,软件设计 ...
数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）
文章目录集成电路发展 HDL产生 HDL分类 Verilog HDL的发展 Verilog HDL与VHDL Verilog HDL在数字集成电路设计中的优点组合逻辑电路原理图设计和Verilog ...
详解FPGA实现8b10b编码原理（含VHDL及verilog源码）
首发自https://hifpga.com/%E9%97%AE%E9%A2%98/37599 为什么要推出8b/10b编码? 8b/10b最常见的是应用于光纤通讯和LVDS信号的.由于光模块光模块只能 ...

Verilog hdl与VHDL混用详解