前言

我们在学习和理解Verilog HDL中的一些运算符的意义时，可能会对一些运算符的使用产生混乱，因此本文整理了Verilog HDL中&与&&、|与||、！与~等容易造成误解的运算符的区别。

一、单目运算符、双目运算符和三目运算符

在介绍这几种运算符之间的差别之前需要先介绍一个概念。在Verilog HDL中运算符被分为3种，单目运算符、双目运算符和三目运算符。

1、单目运算符就是运算符只有右边有一个操作数。

例如: a = ~2’b01 ==> a = 2’b10

2、双目运算符则要求运算符两侧各有一个操作。

例如: a = 2’b01 | 2’b11 ==> a = 2’b11;

3、三目运算符则要求运算符有三个操作数。

例如: out = sel ? a : b;

二、位运算符

运算符&、| 和 ~ 都是位运算符，当然了，还包括按位异或运算符^ 和按位同或运算符 ^~。在本篇文章中，主要介绍的前三种，也为了说明它们和逻辑运算符的区别。
这三个运算符都是按位操作，原操作数位宽为几位，运算结束之后还是几位。

例如:
a = 2’b01 & 2’b11 ==> a = 2’b01;
a = 2’b01 | 2’b11 ==> a = 2’b11;
a = ~2’b01 ==> a = 2’b10;

三、逻辑运算符

逻辑与 &&
逻辑或 ||
逻辑非！
逻辑运算符和上面介绍的位运算符最大的区别就是输出结果是一个逻辑结果，是一位的，如果是”1“就代表逻辑”真“，如果是”0“就代表逻辑”假“。

例如：
log = (x>y)&&(a<b); ==> 若真，则 log=1；若假，则 log=0；
log = (x>y)||(a<b);
log = !(x>y);

四、缩减运算符

还有一种运算符，它们和位运算符十分相像，但是使用的方式却不一样，它们就是缩减运算符，也是一种单目运算符，它们包括&、|、_&、|、^ 和 ~^。

例如：
out = & 4’b0101; ==> out = ((( 1’b0 & 1’b1) & 1’b0) & 1’b1);

最终会得到一个一位宽的逻辑值。

五、总结

在本篇博文中，比较了位运算符、逻辑运算符和缩减运算符的区别，这在Verilog HDL的学习中很容易造成错误。

Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别相关推荐

Verilog HDL中阻塞语句和非阻塞语句的区别
在Verilog中有两种类型的赋值语句:阻塞赋值语句("=")和非阻塞赋值语句("<=").正确地使用这两种赋值语句对于Verilog的设计和仿真非常重要 ...
Verilog HDL中模块参数传递的方法
文章目录前言一.参数传递二.参数传递方法 1.方法一 2.方法二 3.方法三总结前言 "parameter"是Verilog HDL中的一个关键字,代表着参数型常量,即用 ...
（32）Verilog HDL按位运算
(32)Verilog HDL按位运算 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL按位运算 5)结语 1.2 FPGA简介 FPGA(Fiel ...
（137）FPGA面试题-Verilog HDL中function和task的区别（一）
1.1 FPGA面试题-Verilog HDL中function和task的区别(一) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
（138）FPGA面试题-Verilog HDL中function和task的区别（二）
1.1 FPGA面试题-Verilog HDL中function和task的区别(二) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
浅谈verilog hdl中parameter的用法
浅谈verilog hdl中parameter的用法 parameter 1.parameter参数使用事例1: 事例2: 事例3 事例4 2.defparam使用事例5 3.parameter与 ...
Verilog HDL中使用系统任务 $readmemh遇到问题及解决方法
在Verilog HDL程序中有两个系统任务$readmemb和$readmemh,用来从文件中读取数据到存贮器中.这两个系统任务可以在仿真的任何时刻被执行使用,其使用格式共有以下六种: 1) $re ...
Verilog HDL中容易生成锁存器的两种情况
在Verilog HDL的程序设计中,有两种情况会生成锁存器. 第一种情况在always块中使用if语句,但是没有else,这会导致当条件不成立时,没有其他语句可执行,使得被赋值的寄存器一直保持不变 ...
Verilog HDL**两位数码管计数器，关于reg位数的问题
顶层原理图 / count.v module count(input sys_clk,input sys_rst_n,output reg [7:0] data); //累加数parameter MA ...

Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别

文章目录

前言