概述

VCS全称为Verilog Compiled Simulator

VCS仿真

当我们完成了一个模块的设计文件编写后，需要

使用VCS进行编译（compile），生成优化的仿真可执行文件
对该Verilog设计进行仿真（simulate），执行用户的testbench，报告仿真结果
调试（debug）（两种方式）
基于Test：使用CLI（command line interface 命令行界面）
基于GUI（图形用户界面）：使用VirSim

VCS可支持多种抽象级别的仿真，包括行为级，RTL级，门级(with SDF support)和Sign_off

VCS的安装目录

仿真过程

将Verilog源代码编译为可执行文件

vcs design.v

解析Verilog源文件，检查是否存在语法错误
构建层次结构
检查编译选项
执行优化（optimization）
生成并链接目标代码，run time routines和用户PLI以创建simv仿真二进制可执行文件

运行可执行的simv以进行模拟（simulate）

simv

exercise design with testbench stimulus（测试台激励）
打印 PLI 和 Verilog 系统任务（task）和函数（functions）

编译的命令形式

vcs source_files [compile_time_options]

source_file：被测模块（DUT design for test）的全部Verilog源文件
compile_time_options（可选）：控制VCS编译源文件的方式
对于优化（optimization）的可见性（visibility）和性能很重要
执行后产生仿真二进制可执行文件simv

VCS调试（debugger）

VCS调试支持：

追踪和定位error
三种general method
1. Verilog系统任务调用
2. VCS CLI
3. VCS VirSIm
通过Verilog系统任务进行调试时考虑四个因素
1. 仿真速度
2. 信号可视性（由系统任务指定）
3. 信号可追踪性
4. 可用性/可行性
  有助于快速的视觉反馈
  可能需要多次迭代插入Verilog系统任务的调用，然后进行编译和模拟

常见的Verilog系统任务命令：

Debug visibility

$display //将格式化信息打印到控制台
$strobe //类似于 $display，但是要等到该时刻所有的操作都执行完后才开始打印
$monitor //监视列表信号，每当列表中的信号发生改变时，打印整个列表中信号的格式化信息
$time //返回当前仿真的时间（64位整数）

PS：
用 $display()显示当前变量的值。
用 $strobe()显示用非阻塞赋值的变量值。
用 $monitor()监控和输出参数列表中的表达式或变量值。

Stopping simulation

$stop //暂停仿真
$finish //退出仿真

Simulation stimulus and reference

$readmemh //read ASIC data from a disk file（16进制）
$readmemb //read ASIC data from a disk file（2进制）

基于CLI的调试

编译并唤醒CLI debugger

方法一：

vcs source.v +cli+3 -R -s
//-s 唤醒CLI并在0时刻终止仿真

方法二：

vcs source.v +cli+3
simv source.v -s

//+cli+1 可读取nets和寄存器并写入寄存器（或写作+cli 或 -I）
//+cli+2 enable callback（e.g. break@var）
//+cli+3 Enable force and release of nets not including registers
//+cli+4 Enable force and release of nets including registers

-line //Enable source code single stepping capability（编译时间选择）

//+cli+2 增加10%的运行时间，+cli+3 增加50%
//-line 增加的运行时间远大于100%
//为了加快仿真速度，请本地化CLI scope
vcs +cli+modA=2 +cli+modB=3 source.v

基于VirSim的交互模式的调试

流程概述：

使用VirSim交互模式唤醒VirSim GUI以编译Verilog设计
通过交互界面设置仿真time step（步长），在Source窗口和波形窗口设置breakpoint来进行仿真
在波形窗口（Waveform）、寄存器窗口（Register）、逻辑窗口（Logic）和源代码窗口（Source）检查仿真结果，并定位代码中的错误

零碎补充

VCD文件：全称为Verilog Change Dump文件（dump：转储），
VCD+文件：类似于VCD文件，储存了转换时间，网络（nets）和寄存器的值，以及设计的层次结构（hierarchy）。相比于二进制文件，需要更少的磁盘空间，加载更快，支持记录源代码的执行顺序。内置VCD+系统任务，用于控制VCD+文件的内容和大小。VCD文件可以转换为VCD+文件
VCD+系统任务举例：$vcdpluson 、 $vcdplusoff 、 $vcdplustraceon 、 $vcdplustraceoff 、
$vcdplusautoflushon 、 $vcdplusautoflushoff 、 $vcdplusflush 、 $vcdplusdeltacycleon 、 $vcdplusdeltacycle 、 $vcdplusglichon 、 $vcdplusglichoff 、 $vcdplusevevt
PLI：Programming Language Interface，C程序和Verilog仿真器之间的接口，支持用户自定义任务或函数
规范编码
避免在时序逻辑中使用repeat, wait, fork_jion, assign_deassign, force_release, disable, case
避免在他task中使用延时，task声明时不要有延时（如 #10 task_sync(s);）
避免在非阻塞赋值中使用延时（如 q <= #1 d;）

Synopsys VCS工具介绍相关推荐

Cadence和Synopsys工具介绍
参考博文:https://blog.csdn.net/qq_28284627/article/details/52062031 和 https://blog.csdn.net/palaciopku/a ...
VCS 工具学习笔记（1）
目录引言平台说明关于VCS 能力 Verilog 仿真事件队列准备 VCS工作介绍工作步骤支持工作机理编译命令格式编译选项示例仿真命令格式仿真选项示例库调用 -y 总结实 ...
VCS工具学习笔记（4）
目录引言 VCD文件及生成实际操作 makefile 编译仿真打开波形文件其他 1.$vcdpluson() 参数更改 2. $vcdplusmemon() 3.__FILE__ , __L ...
SYNOPSYS VCS Makefile文件编写与研究
SYNOPSYS VCS Makefile文件编写与研究这个Makefile是synopsys提供的模板,看上去非常好用,你只要按部就班提供实际项目的参数就可以了.我们来看这个文件的头部说明: ma ...
irun和vcs工具，检测TB环境零延时无限循环以及zero-delay组合逻辑
文章目录前言一.irun工具三.vcs工具总结前言在写TB代码时,如果循环退出条件没注意,可能使循环一直不能退出,而且该循环又是没有延时的,因此就出现了zero-delay(零延时)的无限 ...
VCS工具学习笔记（3）
目录引言技术文档 DVE介绍实践使用技巧总结调用光标局部区域放大全局查看进制切换信号分组数据查找信号比较单步调试设置总线 PLI/DPI 引言按照视频的讲解进度,继续学习 ...
软件包管理之软件在线升级更新yum 图形工具介绍
作者:北南南北来自:LinuxSir.Org 提要:yum 是Fedora/Redhat 软件包管理工具,包括文本命令行模式和图形模式:图形模式的yum也是基于文本模式的:目前yum图形前端程序主要 ...
IDEA IntelliJ 开发工具介绍
IntelliJ IDEA 开发Java的IDE 官网:https://www.jetbrains.com/ 下面是该工具介绍,有兴趣的可以看下,基本一堆废话: 集成开发环境(IDE,Integrat ...
postman 接口测试工具介绍
postman 接口测试工具介绍 https://www.cnblogs.com/fly_dragon/p/9186745.html

Synopsys VCS工具介绍

概述