Intel® Nehalem/Westmere架构/微架构/流水线 (9)

Enhancements for System Software

Intel Nehalem微架构对硬件的增强，大部分同时让应用程序和系统软件收益，除此以外，还有一些增强主要服务于系统软件。

锁原语（lock primitives）：相比前几代微架构，使用Lock前缀的同步原语（例如XCHG，CMPXCHG8B）在Nehalem微架构上极大的降低了执行延迟。

降低VMM成本：在前几代架构上，虚拟机（VM）和它的supervisor（VMM）之间的VMX转移需要消耗数千个周期。这个成本在Nehalem微架构上降低了（注：todo具体降低多少文档未提及）。

Efficiency Enhancements for Power Consumption

Intel Nehalem微架构不仅设计为能够以高性能或节能方式运行以适应各种类型的应用需求，还具有增强的特性在系统空闲时能够以超低功耗方式运行。Nehalem微架构支持处理器特有的C6状态，该状态具有最低的电力消耗，操作系统可以通过ACPI接口和OS电源管理机制控制处理器的节能模式。

注：为了让处理器在空闲时节省电能，处理器可以被控制进入低功耗模式。根据节电与性能需求的权衡，处理器可以支持多个低功耗模式，这些模式统称为处理器的C状态，或C模式（这里C代表处理器核Core）。C6状态最初由45纳米版本的移动版Core 2 Duo处理器引入（桌面版Core 2 Duo处理器不支持C6状态）；基于Nehalem微架构的处理器支持C6状态，它有一个嵌入式电力管理单元，允许处理器中某个独立的部件降低电压或者关闭电源。

Hyper-Threading Technology in Nehalem Microarchitecture

Intel Nehalem微架构支持超线程(HT)技术，它的超线程在每个处理器核中实现了两个逻辑处理器，这两个逻辑处理器共享大多数的执行资源和高速缓存资源。与Intel NetBurst微架构的超线程技术相比，Intel Nehalem微架构的超线程实现在下列方面有所不同：

Nehalem微架构提供了4宽度执行引擎，功能更加丰富的执行单元耦合在3个发射口下面，可以执行多种类型的计算操作。
Nehalem微架构支持集成的内存控制器，可以提供高达每秒25.6GB的峰值访存带宽（以Intel Core i7处理器为例）
更深（即更多）的缓冲区以及增强的资源共享/分区机制：
- 被复制（即双份，每个线程使用一份）的资源：寄存器状态（即程序员可见的x86寄存器），重命名的返回栈缓冲区，大页ITLB
- 分区（即静态地每个线程使用一半）的资源：load缓冲区，store缓冲区，重排序缓冲区ROB，小页ITLB（即4KB页面ITLB）
- 竞争共享（即各线程争抢使用）的资源：预约站，各级高速缓存，行填充缓冲区，DTLB0和二级TLB。
- 交替使用（即每个线程按周期交替使用）的资源：为了保持公平，前端（取指/译码）交替地轮流供两个逻辑处理器使用。
- 对超线程无感知的资源：执行单元