Verilog——反相器

反相器符号：

反相器真值表：

反相器电路原理图：

反相器Verilog代码：

'timescale 1ns/10ps//1ns为时间单位，10ps的精度//定义module名字为inv
module inv(A,Y);//A,Y是端口//定义端口属性
input     A;
output    Y;//定义输入输出关系
assign   Y=~A;//Y等于A的反endmodule

测试代码 testbench of inv

module inv_tb;
reg     aa;//定义input 变量
wire    yy;//定义output 变量inv          inv(.A(aa),.Y(yy));//前面的.表示A和Y要接什么，异名例化//A变，观察Y
//initial语句块按时间定义各个变量的值initial beginaa<=0;#10 aa<=1;   //过10个时间单位，aa变成1#10 aa<=0;#10 aa<=1;#10 $stop;endendmodule

八位反相器Verilog代码

module inv(A,Y);input[7:0]       A;//位宽八位
output[7:0]      Y;assign   Y=~A;endmodule

电路原理图：

Verilog——反相器相关推荐

Verilog学习脚印1-组合逻辑-反相器
目录反相器的Verilog实现及仿真验证 VCS+DVE VCS+Verdi 参考致谢反相器的Verilog实现及仿真验证 inv.v // inv design module inv(A,Y); ...
【Verilog基础】CMOS逻辑门实现基础功能（反相器/与非门/或非门/与门/或门）
文章目录 CMOS 反相器 CMOS 与非门 CMOS 或非门 CMOS 与门 CMOS 或门参考 CMOS 反相器 CMOS 与非门 CMOS 或非门
verilog边学边练习（1）反相器_与非门
【Verilog HDL 训练】第 04 天（竞争、冒险、译码等）
1. 什么是竞争和冒险? 记得我刚学FPGA那会,恶补基础知识,其中之一就是竞争与冒险,我参考了<FPGA之道>,记录了几篇博客: [ FPGA ]组合逻辑中的竞争与险象问题(一) 第一篇 ...
【Verilog HDL 训练】第 03 天
阅读某工艺库:http://bbs.eetop.cn/thread-611701-1-1.html 第一次见这种东西,只能尝试摸索下,待修正! 大神答案:https://t.zsxq.com/Jaqz ...
通过仿真和综合认识T触发器（Verilog HDL语言描述T触发器）
这个系列的博文已经写过了两篇,分别是通过仿真和综合认识D触发器(Verilog HDL语言描述D触发器)和通过仿真和综合认识JK触发器(Verilog HDL语言描述JK触发器),分析的方法是完全并行 ...
verilog hdl数字集成电路设计原理与应用_数字IC设计经典书籍推荐
数字IC设计流程很复杂,从前端到后端,也有很多职位.在这里整理了个数字IC各个环节的经典必读书籍.市面上的书籍种类纷繁复杂,这里每种只推荐两本左右,如果需要,建议知识类的书籍还是购买正版,尊重作者,也 ...
[转]verilog语法学习心得
verilog语法学习心得 1.数字电路基础知识: 布尔代数.门级电路的内部晶体管结构.组合逻辑电路分析与设计.触发器.时序逻辑电路分析与设计 2.数字系统的构成: 传感器 AD 数字处理器 D ...
verilog 移位运算符说明_FPGA、数字IC系列（2）——电子科大与北航部分Verilog题目与解析...
1. 在不影响逻辑功能的情况下, CMOS与非门的多余输入端可 ______. A.接高电平 B.接低电平 C.悬空 D.通过电阻接地答案 :A 解析 :CMOS与非门,只要有一个输入端为低电平,与 ...

Verilog——反相器

Verilog——反相器相关推荐

最新文章

热门文章