【Verilog HDL 训练】第 03 天

阅读某工艺库：http://bbs.eetop.cn/thread-611701-1-1.html

第一次见这种东西，只能尝试摸索下，待修正！

大神答案：https://t.zsxq.com/JaqzjqR

1. 了解目录结构：与前端相关的比如文档(doc)，仿真模型(verilog/vhdl)，标准单元库(synopsys/symbols)

1. 了解目录结构：与前端相关的比如文档(doc)，仿真模型(verilog/vhdl)，标准单元库(synopsys/symbols)。这是针对s家的模型，如果使用c家的综合工具就不能用了，所以这个库不全。

参考地址：https://t.zsxq.com/JaqzjqR

每一个/aci路径下面包含了astro（），doc（文档资料），lef（），primetime（），symbols（标准单元库），synopsys（标准单元库），verilog（仿真模型），vhdl（仿真模型）等文件夹。

从：

到：

再到：

参考：这是地址

2. 阅读文档transition time, propagation delay等参数的定义

propagation delay：

The propagation delay through a cell is the sum of the intrinsic delay, the load-dependent delay, and the input-slew dependent delay. Delays are defined as the time interval between the input stimulus crossing 50% of Vdd and the output crossing 50% of Vdd.Figure 1 illustrates the propagation delay.

transition time：

The transition times (slews) on input and output pins are defined as the time interval between the signal crossing 10% of Vdd and 90% of Vdd. Figure 2 illustrates transition time measurements for rising and falling signals.

给出别人的答案：

transtion delay time, 分为rising time和falling time。rising time是指从10%的Vdd到90%的Vdd的时间，falling time是指从Vdd 90%到10%的时间。 propagation delay，顾名思义是传播延迟，就是输入的电平变到50%Vdd起开始计时，到输出电平变到50%Vdd为止所需要的时间。这些参数都在时序约束当中起到重要的作用。

链接：链接

3. 阅读文档Power Dissipation/Calculation的描述

描述过长，见具体文档！

4. 阅读文档Delay calculation的描述

同上！

5. 提供了哪些类型的cell？

包含的特殊标准单元有，Antenna-Fix Cell、NWELL and Substrate Tie Cell、Fill Cells、Low-Power (XL) Cells、TIEHI/LO Cells、Delay Cells

主要包含的基础基本标准单元有

全加器、与门、与或门、BUF、D触发器、延迟、反相器、选择器、与非门、或非门、三态门、异或门、同或门等等。

参考：Verilog没有葵花宝典打卡day3

6. Verilog文件中包含了哪些信息？

cell的功能模型还有时序检查 specify

https://t.zsxq.com/JaqzjqR

【Verilog HDL 训练】第 03 天相关推荐

【Verilog HDL 训练】第 11 天（分频电路）
设计一个占空比50%的三分频电路. 针对这个分频器,博文的末尾会给出一个反面教材,这是我上次写的一个分频器,看起来很好,其实是不能综合的.针对其中的错误,我令立博文记录之:[ Verilog ]alw ...
【Verilog HDL 训练】第 06 天（边沿检测）
1. 复习verilog语法 [选做题] - reg和wire的区别寄存器数据类型 Verilog中规定,凡是在程序块中被赋值的变量,都必须是寄存器类型的.(程序块:例如always块) 这里未免还 ...
【Verilog HDL 训练】第 07 天（串并转换）
串并转换 1. 复习verilog语法 [选做题] - 文件操作fopen fdisplay fwrite fclose - 生成随机数 random - 初始化 readmemh readmemb ...
【Verilog HDL 训练】第 14 天（glitch-free的两个时钟切换电路）
2019年5月13日 glitch-free的两个时钟切换电路. 可以看到这是一个星期之前的题目了,现在才抽空做,把这篇颠倒个顺序吧,也是最后一天了,以后的题目都是讨论性质的,不会以第多少天的形式来写 ...
【Verilog HDL 训练】第 13 天（存储器、SRAM）
存储器. 1. rom,ram,flash,ddr,sram,dram,mram..列举并解释一下这些名词. 2. 用verilog实现一个深度为16,位宽8bit的单端口SRAM.搭建一个仿真环境, ...
【Verilog HDL 训练】第 10 天（PWM 呼吸灯）
5月8日 PWM 用verilog实现PWM控制呼吸灯.呼吸周期2秒:1秒逐渐变亮,1秒逐渐变暗.系统时钟24MHz,pwm周期1ms,精度1us. 今天的题目我是第一次见,答案借鉴大神的:Veril ...
【Verilog HDL 训练】第 09 天（按键消抖）
5月7日按键防抖 1. 用verilog实现按键抖动消除电路,抖动小于15ms,输入时钟12MHz. 在编写Verilog代码之前,先分析下一些前提问题,首先是几个按键(1个,多个),我们以1个和三 ...
【Verilog HDL 训练】第 08 天（二进制、Johnson、环形计数器）
5月6日计数器 1. 用verilog实现一个4bit二进制计数器. a) 异步复位 b) 同步复位 input clk, rst_n; output [3:0] o_cnt; Verilog实现代 ...
【Verilog HDL 训练】第 05 天（序列检测）
1. dff和latch有什么区别. 锁存器是一种对脉冲电平(也就是0或者1)敏感的存储单元电路,而触发器是一种对脉冲边沿(即上升沿或者下降沿)敏感的存储电路. "触发器" 泛指一 ...

【Verilog HDL 训练】第 03 天

【Verilog HDL 训练】第 03 天相关推荐

最新文章

热门文章