一、LATCH比较器：原理（大信号非线性电路）

LATCH比较器相当于两个首尾相连互咬的反相器，通过在输入输出注入电荷，打破平衡，触发正反馈，很快将信号拉到“天和地”。

LATCH比较器结构：
M1、M2 是锁存器输入对管，M3-M4 、M5-M6 构成互咬的反相器。
M7 是尾电流源，同时也用于锁存器复位。M8-M11 构成复位开关（有时不加M10-M11）。

工作原理：
LATCH比较器利用两个背靠背的反相器正反馈实现两个信号的比较。
比较器复位阶段：CLK='0，M8/M9/M10/M11导通，将Vop和Von复位至高电平。
比较器比较阶段：CLK上升沿触发比较，LATCH比较器开始工作。

具体原理：
复位时，Vop和Von都为VDD，M1-M2的Drain端也为高电平。
CLK为1，尾电流源M7导通，将输入对管的common_source拉低，输入对管M1-M2开始导通，对Vop和Von进行放电。由于输入信号 Vin和Vip 不一样，一个放电快一个放电慢，假设Vip大，则Von放电快，Vop放电慢，当Von率先降低到使得PMOS管 M6导通，这VDD对Vop进行充电，此时Vop放电更慢了甚至开始充电拉倒VDD，Von放电更快到0，正反馈形成，Vop和Von迅速分开到VDD和0。
故，Vop和Von，一开始都在下降，当正反馈形成时，Vop和Von分开。（下降到VDD-|Vtp|的时候PMOS导通，正反馈形成）

注意：输出反相器的反转阈值一定要做低，
因为一开始XY异同往下掉的，此时还没比较出结果，如果这个往下掉的电压过低，而输出反相器的阈值电压过高，就可能导致在XY还没分离的时候，两个反相器就同时拉高，出现Von=Vop=VDD的情况，出现误判，这是不允许的。

二、LATCH比较器：速度

三、LATCH比较器：噪声优化

通过控制复位开关管和尾电流管的时钟开启顺序，可以优化噪声。

比较器复位阶段：所有时钟都为0，尾电流断开，复位管导通，Latch复位。
比较器比较阶段：CLK上升沿触发比较
首先，CLK2上升至高电平，M7-M8断开，Vop和Vom处于高阻点(=VDD)。
接着，CLK1上升至高电平，M9-M10断开，输入管的Drain端处于高阻点(=VDD)。
最后，CLK3上升至高电平，M0导通，Latch开始工作。

先断开M7,M8,M9,M10的原因在于：提前断开这四个MOS管可以减小动态比较器工作过程
中这四个MOS管噪声对输出的影响。
原来，开始比较时，有5个开关进行动作，会引入相对较大的噪声。
现在，开始比较时，只有1个开关动作，引入相对较小的误差，并且该管一端接的还是共模信号，影响不大。

四、LATCHE比较器：LEWIS-GRAY

LATCH比较器的OFFSET

LATCH比较器的OFFSET ：对比仿真（定性分析）

注意下上面Latch的失调电压的蒙特卡洛仿真方法。

SAR ADC设计18：LATCH比较器相关推荐

SAR ADC设计——SAR Logic原理
SAR ADC设计--SAR Logic原理参考:集成电路设计实践 SAR ADC 清华大学李福乐文章目录 SAR ADC设计--SAR Logic原理一. Overview 二. TSPC( ...
SAR ADC设计19：高速高精度比较器
高速高精度比较器:高速高速来自于运放和LATCH不同的时域响应相结合,合理分工,运放负责放大小信号到Vx,LATCH放大大信号这样可以减小t1和t2之间的时间,达到高速. 高精度来自于高增益. 高速 ...
matlab建模sar adc,SAR ADC的系统级建模与仿真
徐韦佳,田俊杰,施琴 (中国人民解放军理工大学理学院,江苏南京 211101) 摘要:为了实现逐次逼近型模数转换器(Successive Approximation AnalogtoDigit ...
带冗余位的SAR ADC
电容DAC的固定基数a,若固定基数小于2,则电容DAC包含冗余: 下图为在不同的固定基数a的情况下,分辨率N与转换次数M之间的关系.可以看出,对于同样的分辨率N,固定基数a越小,所需的转换次数M就越大 ...
SAR ADC系列26：系统设计
目录串一下知识点: 设计一个高速异步SAR ADC 设计目标: 电路架构:(具体电路看前文) 采样网络: 采样电容: CDAC开关切换策略: CDAC阵列冗余设计: SAR 逻辑比较器方案: 串一 ...
一篇NS SAR ADC的学习记录
一篇NS SAR ADC的学习记录内容包含: OverSampling Noise Shaping Dynamic Amplifier DAC with Redundancy 最近看了些有意思的SA ...
A 10-bit 2.6-GS/s Time-Interleaved SAR ADC With a Digital-Mixing Timing-Skew Calibration Technique
A 10-bit 2.6-GS/s Time-Interleaved SAR ADC With a Digital-Mixing Timing-Skew Calibration Technique 作 ...
高速SAR ADC 关键技术研究和实现（三）：DAC阵列的优化
目前,由于SAR逻辑越来越像数字化发展,比较器和开关电容阵列的功耗成为了SAR ADC功耗优化的核心问题. 前言低功耗 SAR ADC 主要应用于中低精度(一般不超过10bit).低速(采样率一般不 ...
最近面试SAR ADC总是被问到DAC 单位电容的取法
综合热噪声.工艺电容误差.寄生电容和开关电容的切换方式这四个方面去考量公式的选取以及mismatch的考虑方法会影响很大,电容太大会导致相应的比较器带宽很大,开关也要很大,才能保证建立,然后使得功耗 ...

SAR ADC设计18：LATCH比较器