SAR ADC设计——SAR Logic原理
SAR ADC设计——SAR Logic原理
参考:集成电路设计实践 SAR ADC 清华大学 李福乐
文章目录
- SAR ADC设计——SAR Logic原理
- 一. Overview
- 二. TSPC(True Single Phase Clock)
- 三. SC_Gen(Sequential Control Generator)
- 四. LATCH_Dynamic
- 五. 时序控制逻辑总结
- 六. SW产生
- 七. DO产生
- 八. GT产生
- 九. SAR Logic模块总结
一. Overview
输入:CKC,CompB,SAMPLEB
输出:SW<3:1>,DO<3:1>,GT
二. TSPC(True Single Phase Clock)
TSPC简单来看就是一个异步低电平复位,时钟下降沿触发的触发器。
三. SC_Gen(Sequential Control Generator)
SC_Gen的理解:
f1为复位信号。f1为低电平时,输出为低电平;f1为高电平时,输出与S反相(SC_gen形成一个输入为S的反相器)。
产生了一个脉宽为f1与S上升沿差的脉冲。
四. LATCH_Dynamic
LATCH_Dynamic理解:
f1为复位信号。
当f1为低电平时,输出为高电平。
当f1为高电平时,则看选通信号SC1。当SC1高电平,则输出与Q反向;当SC1低电平,则输出被锁存,保持不变。
实现了一个异步复位锁存器。
图中可以看到,SC1高电平时,CompB存在一个脉冲,使得输出反向拉低,并在SC1低电平时此输出被锁存。
图中可以看到,SC1高电平时,CompB没有脉冲,高电平输出则被锁存。
五. 时序控制逻辑总结
SAR_Logic的时序控制是由TSPC,SC_Gen,LATCH_Dynamic三部分构成。时序控制逻辑的时序图如下所示:
时序逻辑控制理解:
f1即SAMPLEB,其低电平代表采样跟踪区间,高电平代表转换区间,所以时序控制逻辑主要关注高电平。
CKC信号由MPCG产生,是比较器的时钟。
S1-S3为在f1高电平下CKC的下降沿触发的信号,三个脉冲打了三拍,产生S1-S3。
SC1-SC3为f1与S1,S1与S2,S2与S3上升沿差为脉宽的脉冲。
CompB为比较器的比较结果。
Q1-Q3为锁存的比较器的输出信号,Q1为SC1高电平时反相锁存的CompB,Q2为SC2高电平时反相锁存的CompB,Q3为SC3高电平时反相锁存的CompB。
六. SW产生
SW信号就是CDAC的选择控制信号,它是由S,Q,SC信号通过一定的逻辑产生。
产生逻辑是:SW = S & Q | SC
SW产生的时序图如下所示:
七. DO产生
DO为ADC量化所得到的数字输出,它由S<3>对SW采样所得。
经过延迟的S<3>采样SW<3>得到DO<3>,采样SW<2>得到DO<2>,采样SW<1>得到DO<1>。
DO产生的时序如下图所示:
八. GT产生
GT产生的逻辑可以化简为:GT = f1_Delay & f1 & ~S3
GT产生的时序如下图所示:
GT用于触发MPCG产生第一个脉冲,此第一个脉冲可以自动持续生成多相脉冲,进一步产生CKC。
九. SAR Logic模块总结
SAR Logic理解:
SAMPLEB为高电平时,即转换时间开始。
- 由GT = f1_Delay & f1 & ~S3可知,SAMPLEB拉高触发GT拉高。
- GT拉高触发MPCG产生多相CKC。
- 多相CKC的负边沿触发拉高S<1:3>。
- SAMPLEB与S<1>,S<1>与S<2>,S<2>与S<3>的上升边沿差产生SC<1:3>。
- 在SC<1:3>选通下Q<1:3>反相锁存CompB的信号,有CompB脉冲则拉低,否则不拉低。
- 通过锁存的Q<1:3>高低电平与SW = S & Q | SC,得到CDAC控制信号SW。
- 使用S<3>的延迟信号采样SW得到ADC量化输出DO。
- 根据GT = f1_Delay & f1 & ~S3,S3的拉高使得GT拉低。
- 本次转换结束,等待下一个SAMPLEB上升沿触发GT拉高从而进入下一次转换。
SAR ADC设计——SAR Logic原理相关推荐
- SAR ADC设计18:LATCH比较器
目录 一.LATCH比较器:原理(大信号非线性电路) 二.LATCH比较器:速度 三.LATCH比较器:噪声优化 四.LATCHE比较器:LEWIS-GRAY LATCH比较器的OFFSET LATC ...
- SAR ADC设计19:高速高精度比较器
高速高精度比较器:高速 高速来自于运放和LATCH不同的时域响应相结合,合理分工,运放负责放大小信号到Vx,LATCH放大大信号这样可以减小t1和t2之间的时间,达到高速. 高精度来自于高增益. 高速 ...
- 带冗余位的SAR ADC
电容DAC的固定基数a,若固定基数小于2,则电容DAC包含冗余: 下图为在不同的固定基数a的情况下,分辨率N与转换次数M之间的关系.可以看出,对于同样的分辨率N,固定基数a越小,所需的转换次数M就越大 ...
- 采样频率和带宽的关系_ADI公司AD7380系列SAR ADC的片内过采样
原标题:ADI公司AD7380系列SAR ADC的片内过采样 本文引用地址: 简介 本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样.常见过采样技术有两种:正常平均和滚动平均 ...
- matlab建模sar adc,SAR ADC的系统级建模与仿真
徐韦佳,田俊杰,施琴 (中国人民解放军理工大学 理学院,江苏 南京 211101) 摘要:为了实现逐次逼近型模数转换器(Successive Approximation AnalogtoDigit ...
- 一篇NS SAR ADC的学习记录
一篇NS SAR ADC的学习记录 内容包含: OverSampling Noise Shaping Dynamic Amplifier DAC with Redundancy 最近看了些有意思的SA ...
- 高速SAR ADC 关键技术研究和实现(三):DAC阵列的优化
目前,由于SAR逻辑越来越像数字化发展,比较器和开关电容阵列的功耗成为了SAR ADC功耗优化的核心问题. 前言 低功耗 SAR ADC 主要应用于中低精度(一般不超过10bit).低速(采样率一般不 ...
- A 10-bit 2.6-GS/s Time-Interleaved SAR ADC With a Digital-Mixing Timing-Skew Calibration Technique
A 10-bit 2.6-GS/s Time-Interleaved SAR ADC With a Digital-Mixing Timing-Skew Calibration Technique 作 ...
- SAR ADC 介绍 核芯CL1606/CL1689/CL1680 替代AD7607/AD7689/AD1980
模拟-数字转换器(ADC)是一种将模拟信号转换成对应数字信号的芯片,是链接物理世界和计算机的桥梁,是数据采集系统(DAS)的核心器件,广泛地应用在工业过程控制.医疗设备.自动化测试设备.高精度仪器仪表 ...
最新文章
- java--IO流(详)
- 一起来开发Android的天气软件(一)——功能规格介绍
- 生鲜配送小程序源码_生鲜配送小程序开发
- 定义一个手表_华米Amazfit Pop评测:一款功能全面的“性价比”手表
- jmeter java性能_jmeter java性能测试
- php 获取 省份缩写,php获取客户端IP,国家,省份,地区,ISP等信息
- python在json文件中查找指定数据_Python中json的取值 如何使用python提取json中指定字段的数据...
- C#多线程|匿名委托传参数|测试您的网站能承受的压力|附源代码
- FD.io VPP 使用场景-用例
- Linux使用FlowScan
- nodejs gulp less编辑
- 为资产分类定义折旧范围_SAP FICO零基础学习_0006_资产-概述和基本配置
- 树莓派写入SD卡时在内存卡格式化之后仍然不能写入.img文件提示 Error 5:拒绝访问的解决办法
- 解决echarts缩放模糊问题
- android qq语音按钮,qq语音设置怎么操作?手机qq语音设置在哪里
- HDOJ 4622 Reincarnation (hash)
- POI EasyExcel 自定义行列样式 字体样式 宽高 动态头 实时头写入
- 你一定没见过的windows操作系统——windows93
- PS-fourday-套索工具组(抠图强化)
- 数据库插入微信表情错误