Xilinx Ultrascale 多通道高速TDC
SeruTek UltraTDC
– 基于Xilinx Ultrascale+ MPSoc的多通道高精度TDC
版本 1.1
2021年3月29日
简介
SeruTek UltraTDC 是上海瑟如电子近期推出的高精度、多通道TDC
IP核。该IP核适用于Xilinx Ultrascale/Ultrascale+ 架构的多款FPGA/SoC器件。为了便于客户能够快速评估该IP核的性能,掌握IP核的使用方法,我们基于Alinx黑金的ZU3EG开发板,制作了8通道TDC的演示套件ZU3D8。
ZU3D8在ZU3EG MPSoc上集成了8路时间戳单元、自校准模块、时间戳解析、时差计算模块以及用于测试的脉冲序列产生模块,使用开发板PL侧的200MHz差分时钟作为TDC部分的时钟源;利用40pin
2.54mm扩展接口上的IO接口作为测量脉冲输入接口。测量得到的时间戳或时差数据为标准的AXI Stream接口。
ZU3D8 每个通道的时间戳精度典型值为10ps,时差测量精度优于10 ps,每通道输入脉冲最小间隔14ns(最小可定制为6.25ns),相当于每个通道具有最大70MSPS的测量能力。SeRuTDC能够提供几乎无限的时间戳测量范围,默认配置下时间戳的表示范围约为上电初始化后的60年,如有需要还可进一步扩展。
演示程序中通过,TDC IP输出的测量数据缓存在PL侧的AXI Stream FIFO中,PS(Arm A53)从AXI Stream FIFO读取测量结果,再通过串口打印输出。TDC测量结果进行复杂的处理算法,用户可以在PS侧通过C/C++实现,也可以在PL测编写处理模块,实现低延迟的高速数据处理。当然,用户也可自行适配UDP或PCIE接口,实现测量数据的高速转发。
ZU3D8 TDC演示方案提供了开箱即用的ToF快速验证评估平台,只需少量的修改,就可应用于客户的定制环境,可极大地加快TDC系统设计,加速产品上市。ZU3D8的目标应用包括:多通道时间间隔计数、激光脉冲测距、质谱分析、医学图像、半导体自动化测试及精密时间同步等领域。
特点与优势
优势 | 特点 |
---|---|
集成化的多通道测量 | 在ZU3EG/CG上可部署多达12-14通道 在ZU4EG/CG上可部署多达20-24通道 在ZU15EG上可部署多达64通道 |
高精度高速率时间测量 | 时间戳精度典型值:10ps; 时差精度典型值 : 10ps; 同一通道最小脉冲间隔:14ns (标准版) 同一通道最小脉冲间隔:6.25ns (高速版) 不同通道间没有最小脉冲间隔限制。 |
强大的持续测量能力 | 默认配置下,每一路TDC年的时间戳范围高达约60年。 默认配置下,时间戳的持续读出速率高达33Msa/s(每秒3千3百万条,8通道总合),最高配置下可达250Msa/s。 配备PL侧的钟差计算模块,可在线实时计算stop脉冲与start脉冲之间的时间差。标准配置下,可达50Msa/s的持续输出速率。 |
片上校准 | 当TDC使用环境温度发生大幅变化,对延迟链的BIN Size进行校准有利于提高测量准确度。本演示方案利用片上集成的PS处理单元对TDC延迟链的BIN Size进行校准,无需借助外部校准信号、外部计算单元。 |
基于IP的设计 便于用户增加自定义逻辑 | 本演示方案包括了PS控制单元、8通道TDC、时间戳解析单元、时差计算单元。并预留了多个clock region,用户可利用这些资源实现用户自己的逻辑,如在PL侧实现高速的时差分析处理单元,或实现基于UDP或PCIE的高速转发模块。 除了输出时差数据,用户还可以选择输出时间戳数据,以实现更多应用。 |
灵活配置,按需定制 | 可定制TDC通道数、时间戳量程、数据吐出速率、最小脉冲间隔等参数。 |
应用领域
车载多线激光雷达
激光测距
医学成像(PET)
半导体自动化测试
单光子计数
质谱分析
高能物理
精密时间同步
时间戳格式
默认时间戳长度为12字节,最高位的一个字节为通道标识,用来表示产生该时间戳的通道编号。在ZU3D8中,通道编号范围是1-8。在时差计算模块中,通道1为作为start信号,通道2-8作为stop信号。
时间戳的低9个字节用来表示时间戳的值,数据类型为无符号整型。最小位LSB对应的单位是皮秒ps。
[95:88] | [87:72] | [71:0] |
---|---|---|
通道号 | 无定义 | 时间戳,无符号整型,LSB ps |
时差数据格式
时差数据在这里指通道2-8测得的时间戳相对通道1测得的时间戳的差值。时差数据长度可配置为32bit
或64bit。其中8bit用来表示时差数据的通道号。时差计算模块默认通道1为start信号,并计算通道2-32相对于通道1的时间差。如果通道号为2,那表示该时差是通道2的时间戳-通道1时间戳得到的。
当时差数据长度为32bit时,剩余的24
bit数据用来表示实际的时间差,数据格式为有符号的整型,单位是ps。能够表示的时间差范围约为8.38微秒,用真空中的光速换算得到对应的测距范围大约为2500米。
[31:24] | [23:0] |
---|---|
通道号 | 时间差,有符号整型,LSB ps |
当时差数据长度为64bit时,剩余的56bit数据用来表示实际的时间差,数据格式为有符号的整型,单位是ps。能够表示的时间差范围约为36000秒,用真空中的光速换算得到对应的测距范围大约为10亿公里。
[63:56] | [55:0] |
---|---|
通道号 | 时间差,有符号整型,LSB ps |
演示方案与测试
ZU3D8 示例方案设计:
模块图设计主要的组成部分为PS,8通道TDC IP,Clock Wizard 以及AXI Stream FIFO。其中Clock Wizard将外部时钟信号转化为TDC
所需的100MHz时钟,用户可以根据所用开发板的时钟,更改clk
wiz的设置和输入时钟的管脚。TDC IP的8路脉冲输入引出为外部接口,用户可以根据实际情况修改管脚约束。TDC IP具有5路AXI-Lite配置总线,用来对内部各个模块进行配置,这些总线通过AXI Interconnection 连接到 PS。
示例中配备了3个AXI Stream FIFO, 用来将不同的测量数据读到PS中。FIFO0用来读取原始测量数据,原始测量数据的格式不开放,但提供SDK软件包,可以调用解码函数,在PS中完成对原始数据的解码,从而得到96bit的时间戳。同时,IP 内部的自校准模块也需要用到FIFO0,与PS配合,一起完成自校准bin size的功能。
FIFO1用来读取PL直接解码输出的96bit时间戳。相比较PS软件码的方式,PL解码延迟极低(约10个clock),适合超高速应用。用户也可自行编写PL中的模块,替代FIFO1,对时间戳进行高速处理。
FIFO2读取时间差的输出结果,也就是2-8通道相对于通道1的时间戳的时间差。
测试数据
这里以示例工程为基础,对通道1、2进行简单的测试,以验证其高速测量能力,并验证其测试精度。
TDC IP的时钟为100MHz,是黑金开发板上的200MHz差分晶振,经过clock wiz
生成。测试信号使用Silicon labs的Si5341 时钟产生器开发板生成,生成信号的频率可以通过ClockBuilder
Pro在上位机进行配置。测试信号通过SMA转杜邦线接入开发板的2.54mm 扩展口。
由于输入脉冲与TDC时钟源为不同源信号,为了避免两个晶振的频率差、频率稳定度、频率漂移过大地影响测试精度,输入通道1、通道2的两路信号设置为同相信号(相位基本一致),从而使得通道2相对于通道1的时间差较小,减小晶振对通道间时差测量的影响。当测量时间时间较大时,TDC的时钟源必须是高稳时钟,否则将导致测量结果包含较大的抖动和误差。
70.321M测试
测试脉冲频率:70.321MHz
测试目的:验证高速测量能力,评估测量精度
通道1:
根据通道1测量得到的256个时间戳,计算两个时间戳的前后时间差,得到以下结果:
平均时间间隔:14220.55 ps, 对应的脉冲频率测量结果为:70.3207M
时间间隔测量的RMS为9.24 ps
通道2:
根据通道2测量得到的256个时间戳,计算两个时间戳的前后时间差,得到以下结果:
平均时间间隔:14220.51 ps, 对应的脉冲频率测量结果为:70.3209M
时间间隔测量的RMS为10.03 ps
通道2-通道1:
将通道2与通道1的时间差一一对应地相减,得到两通道间脉冲信号的时间差,如下图
时间差的RMS为:8.75ps。
ZU3D8资源利用
Xilinx Ultrascale 多通道高速TDC相关推荐
- Xilinx UltraScale
Xilinx UltraScale Xilinx 全新 16 纳米及 20 纳米 UltraScale™ 系列基于首款架构,不仅覆盖从平面到 FinFET 技术乃至更高技术的多个节点,同时还可从单片 ...
- Xilinx UltraScale 介绍与产品选型
1 介绍 Xilinx 全新 16 纳米及 20 纳米 UltraScale™ 系列基于首款架构,不仅覆盖从平面到 FinFET 技术乃至更高技术的多个节点,同时还可从单片 IC 扩展至 3D IC. ...
- FPGA Xilinx 7系列高速收发器GTX通信
Xilinx 7系列高速收发器GTX 说明: FPGA: TX端_zynq(7z035) RX端_zynq(7z100). 两个FPGA通过SFP(光纤)接口相连进行GTX的通信. 环境:Vivado ...
- skew算法_一种基于FPGA的多通道高速输入信号自动de‑skew算法的制作方法
本发明涉及高速数据采集技术,更具体的涉及一种基于FPGA的多通道高速输入信号自动de-skew算法. 背景技术: 随着对精度和速率要求越来越高,目前数据采集系统向着多通道和超高速两个方向发展.多通道高 ...
- XILINX Ultrascale/Ultrascale+ 高速收发器时钟MGTHREFCLK原语调用
1.概述 2.高速收发器 字面意思专用于收发高速数据,UltraScale架构中的GTY收发器是功率高效的收发器,在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率,在Ul ...
- XILINX Ultrascale+ FPGA学习(2)——I/O接口组件原语和原生原语
文章目录 bank介绍 组件原语 IDDRE1 OPPOSITE_EDGE 模式 SAME_EDGE 模式 SAME_EDGE_PIPELINED 模式 ODDRE1 ISERDESE3 OSERDE ...
- 谈谈Xilinx UltraScale的6输入LUTS(查找表)和SLICE(一)
谈谈Xilinx的6输入LUTS(查找表) 最近用了赛灵思最新UltraScale系列芯片,然后就拿着赛灵思的UG好好研究了一番.发现这个这个系列的FPGA跟ZYNQ相比有了改变,原来ZYNQ是一个C ...
- 谈谈Xilinx UltraScale的6输入LUTS(查找表)和SLICE(二)
接着上一篇继续聊,Xilinx原来的LUT为4输入的,这个没有什么可说的,后来改成了6输入的.但是他是真的6输入吗? 仔细看看就会发现,他其实是两个5输入的结合.UltraScale 的UG里面只是有 ...
- Xilinx 系列 FPGA 高速收发器的一些知识
目录 1.GTX概念 1.1 GT定义 1.2 GTX的分布 1.3 GTX结构 2 . ibert 3. DRP端口 1.GTX概念 1.1 GT定义 GT的意思是Gigabyte Transc ...
最新文章
- 辛星php函数,辛星和您用更简略的方式去实现PHP中的验证码
- 成功解决matplotlib绘图中描述性字体特殊符号(比如数值的右上角标和右下角标表示)
- java 序列化 原理解析
- Azure与Scott Guthrie:Azure安全中心和基于角色的访问控制
- P5287-[HNOI2019]JOJO【KMP】
- 分析一段H264视频数据
- iphone双卡双待机型_运营商确认苹果将通过软件更新来让iPhone 12支持双卡5G!
- 2017 前端大事件和趋势回顾,2018 何去何从?
- Linux内核RCU(Read Copy Update)锁简析-前传
- python入门经典100例-【python】编程语言入门经典100例--25
- pymysql获取数据
- PHP composer作用,php-composer作用分析
- 关了浏览器再开,怎么session还在?
- 【Selenium Grid 分布式测试】Selenium Grid下载安装
- 计算机无法对光盘格式化,使用驱动器X:中的光盘之前需要将其格式化,是否需要将其格式化?...
- python动物农场小说网站爬虫_中文编程,用python编写小说网站爬虫
- DJL-Java开发者动手学深度学习之线性回归
- Machine Learning - Coursera 吴恩达机器学习教程 Week1 学习笔记
- 安装多个Vivado版本后,双击.xpr如何启动最新版本
- 【AI每日播报】首次超越LSTM : Facebook 门卷积网络新模型能否取代递归模型