移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。74LS194是一个4位双向移位寄存器,最高时钟脉冲为36MHZ

74LS194引脚功能

图1 74 LS194逻辑符号及引脚排列

其中:D0~D1为并行输入端;Q0~Q3为并行输出端;SR--右移串引输入端;SL--左移串引输入端;S1、S0-操作模式控制端; -为直接无条件清零端;CP-为时钟脉冲输入端。

74LS194功能特征

根据上面的描述,需要重点考虑的是置位、左移、右移、保持功能(异步清零不受时钟控制),一个时刻只能执行一个功能,需要一个4选1的选择器,确定执行什么功能。其电路图下图1所示(具体的功能可自行分析):

其中,S1和S0是控制端,对应的功能描述如下图2所示:

对应的逻辑符号如下图3所示:

74ls194串行数据到并行数据的转换

用194可以做很多事情,如典型的环形移位器、扭环形移位器,其逻辑图如下图4所示:

如果把图4中的QA的输出变为非,则为扭环形移位器。当然,也可以利用194完成串行数据到并行数据的转换(这种转换的本质是:输入数据一位一位读取,而输出数据则一次读取),如下图5所示:

分析图5,由于S0值始终为1,S1S0有两种取值,一种为11,一种为01,当为11时,做置位操作,当为01时,做右移操作,具体分析如下(假设RxD的数据为A7A6A5A4A3AA2A1,A7先输入):

step1: 初始时,同时清零,此时右边的194的QD为0,经过一个非门后,取值为1,导致S1S0为11,做置位操作,置位为:A70111111;

step2:当时钟脉冲来临时,由于右边的194的QD为1,此时S1S0取值为01,实现右移,其状态迁移序列为:

A70111111 --》 A6A7011111 --》 A5A6A701111 --》 A4A5A6A70111 --》 A3A4A5A6A7011 --》 A2A3A4A5A6A701 --》 A1A2A3A4A5A6A70

step3:当时钟脉冲再来是,由于右边的194的QD为0,S1S0取值为11,进行置位,回到Step2,进入状态迁移循环。

8位并行左移串行转换电路_74ls194串行数据到并行数据的转换相关推荐

  1. 8位并行左移串行转换电路_双向移位寄存器 8位双向移位寄存器电路设计

    目录 摘要 .............................................................................................. ...

  2. 8位并行左移串行转换电路_三菱plc试题及答案

    三菱plc试题及答案 三菱plc试题及答案的资料,你找到了吗?那么,关于三菱plc试题及答案分享给大家,以下就是小编整理的三菱plc试题及答案,一起来看看吧! 一.单项选择(30分) 1.PLC是在什 ...

  3. 8位并行左移串行转换电路_8位双向移位寄存器电路设计

    目录 摘要 .............................................................................................. ...

  4. 8位并行左移串行转换电路_设计8位双向移位寄存器电路精品

    目录 1 多功能双向移位寄存器 ...................................................... 1 1.1 基本工作原理 . .............. ...

  5. 8位并行输入串行输出的移位寄存器的Verilog描述

    1 Verilog描述 module shift_p2s(     input         clk,     input [7:0]    din,     input         load, ...

  6. 用D触发器和必要的门电路设计一个2位双向移位寄存器. 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行信号为R

    A B 输出 0 0 保持原状态 0 1 右移 1 0 左移 1 1 清零 在开始分析前, 我们要理清以下四个概念: ①保持原状态: 在下一系统CLK信号来临时, 寄存器状态不变. ②右移: 设寄存器 ...

  7. 51单片机之IO口扩展——74HC165芯片并行转串行实验

    我们都知道通信从大的方面有两种:串行和并行.串行的最大优点是占用总线少,但是传输速率低:并行恰恰相反,占用总线多,传输速率高.市面上有很多这样的芯片,有串入并出的(通俗讲就是 一个一个进,最后一块出来 ...

  8. FPGA之道(35)Verilog中的并行与串行语句

    文章目录 前言 Verilog的并行语句 Verilog连续赋值语句 普通连续赋值语句 条件连续赋值语句 Verilog程序块语句 沿事件 纯组合always 纯时序always 具有同步复位的alw ...

  9. 锁与并发工具包与线程池与LockSupport与Fork/Join框架与并行流串行流与阻塞队列与JPS,jstack命令查看死锁查看线程状态与AQS个人笔记九

    朝闻道,夕死可矣 本文共计 86564字,估计阅读时长1小时 点击进入->Thread源码万字逐行解析 文章目录 本文共计 86564字,估计阅读时长1小时 一锁 二Java中13个原子操作类 ...

最新文章

  1. c++ string 拼接_String类5个常见面试题的解答过程和原理
  2. 第十六届智能车竞赛参赛队员提问与回答 |2021年7月12
  3. 初始化全局变量实例说明C语言中初始化和未初始化的全局变量所在不同的段
  4. linux安装Python36
  5. Winform中实现仿XP系统的任务栏菜单效果(附代码下载)
  6. 6.MySQL图形化工具的使用
  7. crt无法网络连接linux开发板,securceCRT网络连接不正常解决途径
  8. c现代方法 13章程序设计题 自己编写答案
  9. 【原】UCS-2和UTF-8的互相转换
  10. mysql id会用完吗_数据库自增ID用完了会怎样?
  11. django-自关联-三级联动的效果
  12. django-django的开发流程
  13. python if else语句判断输入的数字_Python if else条件控制
  14. 1.11 神经网络的权重初始化
  15. c语言考试常考大题,C语言题库经典题 考试常考题.doc
  16. 点分十进制转32位二进制数组
  17. 几款常用UML建模工具介绍
  18. 看一篇就学会系列,mysql慢日志查看,本地mysql是使用phpstudy安装的
  19. 怎么从转移特性曲线上看dibl_MOS管工作原理详解:各种mos管的转移特性曲线分析...
  20. 视频教程-H3CNE认证网络工程师视频课程-H3C认证

热门文章

  1. 归并排序,我举个例子你就看懂了
  2. KubeEdge@MEC:Kubernetes容器生态与5G的结合
  3. Modelarts与无感识别技术生态总结(浅出版)
  4. 【深度学习系列】卷积神经网络CNN原理详解(一)——基本原理(1)
  5. Head First设计模式读书笔记六 第七章下 外观模式
  6. Android 笔记 android 7.0 单独编译framwork不生效的解决
  7. sh mysql config_解决python安装mysqlclient出现“/bin/sh:1:mysql_config:not found”错误...
  8. linux搭建压力测试,安装GTKStressTesting:对Linux系统进行压力测试变得更加容易
  9. Spark 性能相关参数配置详解-压缩与序列化篇
  10. 关于js中的判断数组为空的问题