高速PCB阻抗设计阻抗控制内参

为保证信号传输质量、降低EMI干扰、通过相关的阻抗测试认证，需要对PCB关键信号进行阻抗匹配设计。本设计指南是综合常用计算参数、电视机产品信号特点、PCB Layout实际需求、SI9000软件计算、PCB供应商反馈信息等，而最终得出此推荐设计。适用于大部分PCB供应商的制程工艺标准和具有阻抗控制要求的PCB板设计。

一、双面板阻抗设计

100欧姆差分阻抗推荐设计

①、包地设计：线宽、间距 7/5/7 mil

地线宽度≥20mil

信号与地线距离6mil，每400mil内加接地过孔；

②、不包地设计：线宽、间距 10/5/10mil

差分对与对之间距离≥20mil（特殊情况不能小于10mil）

建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil

（特殊情况不能小于20mil）。

90欧姆差分阻抗推荐设计

①、包地设计：

线宽、间距 10/5/10mil

地线宽度≥20mil

信号与地线距离6mil或5mil，每400mil内加接地过孔；

②、不包地设计：

线宽、间距 16/5/16mil

差分对与对之间距离≥20mil

建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil

（特殊情况不能小于20mil）。

要领：优先使用包地设计，走线较短并且有完整地平面可采用不包地设计；

计算参数：板材FR-4，板厚1.6mm+/-10%，板材介电常数4.4+/-0.2，铜厚1.0盎司（1.4mil）

阻焊油厚度 0.6±0.2mil，介电常数 3.5+/-0.3

图1 包地设计

图2 不包地设计

二、四层板阻抗设计

100欧姆差分阻抗推荐设计

线宽、间距 5/7/5mil

差分对与对之间距离≥14mil(3W准则)

注：建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil （特殊情况不能小于20mil）。

90欧姆差分阻抗推荐设计

线宽、间距 6/6/6mil

差分对与对之间距离≥12mil(3W准则)

要领：在差分对走线较长情况下，USB的差分线建议两边按6mil的间距包地以降低EMI风险（包地与不包地，线宽线距标准一致）。

计算参数：板材FR-4，板厚1.6mm+/-10%，板材介电常数4.4+/-0.2，铜厚1.0盎司（1.4mil）

半固化片(PP) 2116(4.0-5.0mil)，介电常数4.3+/-0.2

阻焊油厚度 0.6±0.2mil，介电常数 3.5+/-0.3

叠层结构：

丝印层

阻焊层

铜皮层

半固化片

覆铜基板

半固化片

铜皮层

阻焊层

丝印层

图3

三、六层板阻抗设计

六层板叠层结构针对不同的场合会有不同，本指南只对比较常见的叠层（见图 2）进行了设计推荐，后面的推荐设计都是以图2的叠层下得到的数据。

外层走线的阻抗设计与四层板相同因内层走线一般情况下比表层走线多了个平面层,电磁环境与表层不同以下是第三层走线阻抗控制建议（叠层参考图4）

100欧姆差分阻抗推荐设计

线宽、间距 6/10/6 mil

差分对与对之间距离≥20mil(3W准则)；

90欧姆差分阻抗推荐设计

线宽、线距 8/10/8 mil

差分对与对之间距离≥20mil(3W准则)；

计算参数：板材FR-4，板厚1.6mm+/-10%，板材介电常数4.4+/-0.2，铜厚1.0盎司（1.4mil）

半固化片(PP) 2116(4.0-5.0mil)，介电常数4.3+/-0.2

阻焊油厚度 0.6±0.2mil，介电常数 3.5+/-0.3

叠层结构：

顶层丝印

阻焊层

铜皮层

半固化片

覆铜基板

半固化片

覆铜基板

半固化片

铜皮层

阻焊层

底层丝印

图4

四、六层以上，请按相关的规则自行设计或咨询相关人员确定叠层结构及走线方案。

五、因特殊情况有其他阻抗控制需求，请自行计算或者咨询相关人员以确定设计方案

注：①、影响阻抗的情况较多，需要阻抗控制的PCB仍需要在PCB设计资料或样板单中标明阻抗控制要求；

②、100欧姆差分阻抗主要用于HDMI、LVDS信号，其中HDMI需要通过相关认证是强制要求；

③、90欧姆差分阻抗主要用于USB信号；

④、单端50欧姆阻抗主要用于DDR部分信号，鉴于DDR颗粒大部分采用内部调节匹配阻抗设计，设计以方案公司提供Demo板为参考，本设计指南不作推荐；

⑤、单端75欧姆阻抗主要用于模拟视频输入输出，在线路设计上都有一颗75欧姆的电阻对地电阻进行了匹配，所以在PCB Layout中不需要再进行阻抗匹配设计，但需要注意线路中的75欧姆接地电阻应靠近端子引脚放置。

常用PP

阻焊油厚：0.6±0.2mil Cer=3.5+/-0.3

高速PCB阻抗设计阻抗控制内参相关推荐

LVDS高速PCB布局布线设计
LVDS高速PCB布局布线设计 LVDS(低压差分信号)是一种高速数字接口,已成为许多需要低功耗和高噪声抗扰度以满足高数据速率的应用的解决方案.自从ANSI / TIA / EIA-644标准化以来, ...
PCI-E高速PCB布局布线设计指南
PCI-E高速PCB布局布线设计指南 PCI-E是英特尔在2001年提出的一种取代以前的PCI.AGP的计算机内部互联总线标准.特点是串行(以前的ISA.PCI.AGP等都是并行的),并且支持1到32 ...
FLASH高速PCB布局布线设计指南
FLASH高速PCB布局布线设计指南目前Flash主要有两种NOR Flash和NADN Flash NOR Flash的读取和我们常见的SDRAM的读取是一样,用户可以直接运行装载在NOR FLA ...
基于FPGA的高速PCB板设计
原贴:http://bbs.ednchina.com/BLOG_ARTICLE_211733.HTM 高速PCB板设计由于I/O的信号的快速切换会导致噪声产生.信号反射.串扰.地反弹,所以设计时必须 ...
进阶必看：高速PCB Layout设计的技术指南
当今电子行业中,高速PCB电路越来越广泛,已成为当代PCB工程师的重要技能,而在高速PCB电路中,高速PCB Layout设计是一项高难度高技术的工作,其设计质量直接关系到电路的性能.所以做好PCB ...
高速PCB Layout设计要用哪些工具？
随着时代高速发展,高速PCB项目逐渐成为主流项目之一,越来越多的电子工程师需要掌握高速PCB Layout设计能力,同时电子工程师在进行高速PCB Layout时需要用到多种工具,下面来看看有哪些工具 ...
高速PCB设计中过孔的设计需要掌握的知识！
在高速PCB 设计中,过孔设计是一个重要因素,它由孔.孔周围的焊盘区和POWER 层隔离区组成,通常分为盲孔.埋孔和通孔三类.在PCB 设计过程中通过对过孔的寄生电容和寄生电感分析,总结出高速PCB ...
多层高速PCB设计学习笔记（五）四层板实战（下）之阻抗控制计算（SI9000）
系列文章目录多层高速PCB设计学习(一)初探基本知识(附单层设计补充) 多层高速PCB设计学习笔记(二)基本设计原则及EMC分析多层高速PCB设计学习笔记(三) GND的种类及PCB中GND布线实 ...
PCB设计：阻抗设计篇
在设计PCB时,经常会遇到高速差分线,比如USB.HDMI.LVDS.以太网等等,高速差分线不仅要求信号线的正端和负端信号线宽及线间距保持一致,还需要对差分信号线进行阻抗控制. 控制差分信号线的阻抗, ...
电子电路设计基本概念100问（六）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...

高速PCB阻抗设计阻抗控制内参

高速PCB阻抗设计阻抗控制内参相关推荐

最新文章

热门文章