在设计PCB时，经常会遇到高速差分线，比如USB、HDMI、LVDS、以太网等等，高速差分线不仅要求信号线的正端和负端信号线宽及线间距保持一致，还需要对差分信号线进行阻抗控制。

控制差分信号线的阻抗，对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压，如果不进行控制，信号质量会严重下降。

本节内容就来教大家学习使用si9000软件，以高速USB(480Mbits/s)为例，计算高速差分线布线时的参数。可以按下面的步骤进行：

1、确定差分线的阻抗

首先，查询到USB差分线的特征阻抗是90Ω。所以，在设计PCB时，需要按特定的参数布线，使得阻抗匹配到90Ω左右，否则会有信号反射，造成信号质量下降。

2、确定PCB板材参数

其次，我们需要查询到一些PCB制版厂的板子材料的参数，以xx创板厂为例，查询到工厂的一些PCB参数。

阻抗设计相关参数如下：

4层板16.mm厚度的PCB层叠参数如下：

从上面两张图中可以看出，如果我们使用四层板，2313叠层结构，那么板材的介电常数为4.05，顶层/底层和相邻的中间层间距是0.1mm(约4mil)，顶层铜厚度为0.035mm(约1.4mil)，另外还有一些阻焊的参数，有了这些参数，就可以在si9000中计算布线的参数了。

3、使用si9000计算布线参数

由于我们设计的是USB差分线，当设计高速差分线时，需要把相邻层作为一个完整的参考面。这里我们计划在顶层走线，第二层设计为地层(也可以是电源层)，作为参考面。确定之后，打开si9000后，选择差分对，微带线模型，如下：

(如果不是按这样的叠层设计，请在左侧选择相对应的模型)

可以看到右上侧有很多参数需要填写，我们一个个来解释一下：

H1：介质厚度，也就是走线层和参考面的距离(板厂提供，为4mil);

Er1：介电常数(板厂提供，为4.05);

W1：差分信号线的底部宽度;

W2：差分信号线的顶部宽度(一般可认为是W1-1mil);

S1：差分线的线间距;

T1：走线的铜厚(板厂提供，1.4mil);

C1：基材阻焊厚度(板厂提供，0.8mil);

C2：铜皮或走线上的阻焊厚度(板厂提供，0.5mil);

C3：基材走线中间的阻焊厚度(一般可认为与C2一样);

CEr：阻焊的介电常数(板厂提供，3.8)。

我们使用si9000的目的，就是要利用已有的板厂提供的参数和目标特性阻抗值，来计算线宽和线间距。

将以上已知参数填入，W1和S1的值可以先填入一个常规的数值(比如W1为6mil、S1为6mil)，进行计算：

点击calculate之后，Zdiff就是计算得到的特征阻抗，可以看到现在的参数计算出为93.06Ω，实际上与标准的90Ω相差不大了。一般在±10%的范围内，用这个参数设计USB的差分线一般来说也是可行的。

如果计算与目标阻抗值相差较大，可以调整W1、S1的值，使得计算出的阻抗值与要求值一致。如下图，再调整一点S1的值，改为5mil，就可以很接近90Ω了：

这样，我们就得到了一组W1和S1的值，即我们用线宽6mil、正负线间距5mil的规则来设计USB差分线，阻抗是匹配的。

4、高速PCB设计时的注意事项

a) 在布高速差分线时，要求相邻层为完整的参考平面，最好的是地平面(也可以是电源平面)，但是一定要保证走线下方连续，只有这样阻抗才是匹配的;

b) 差分线上一般不要有过孔，过孔会有寄生电容、电感，也会导致阻抗不连续。而且过孔换层时，会导致参考面变化，如顶层走线的参考面在第二层，而穿到底层后参考面变成了倒数第二层;会使得信号的回流路径受阻;如果实在避免不了过孔，需要紧邻过孔放置连接地/电源过孔，这样信号回流时可以通过过孔，从第二层的参考面直接流到倒数第二层的参考面，保证了回流路径顺畅;

c) 如果差分线上有串电阻、电容，在这些器件处，由于焊盘一般比线宽，会使得阻抗变小，所以一般在这些器件下方，要把参考面挖空;

d) 差分对正负之间的等长比等间距更重要一些，如果等间距布线和等长布线无法同时满足时，优先满足等长的要求。

5、叠层设计参考实例

叠层的设计，就是电源层，地层以及信号层三者之间的位置关系以及距离关系。

以下几点为主要的设计参考原则：

(1) 电源层和地层不得已不要分开，相邻放置，且越近越好。因为这两层之间形成的平面电容，距离越近，电容越大，对电源的滤波有好处。

(2) 电源和地平面均能作为信号的参考平面，但是呢，优先选择地平面。

(3) 元件面下面最好是地平面，为器件提供屏蔽层，为顶层布线提供参考面。

(4) 所有信号层尽可能与地平面相邻，保证信号的电流回路不会乱。

(5) 避免两信号层直接相邻，若实在没办法，走线尽量保持垂直。

(6) 还有考虑层压结构对称，要不板子容易弯曲。

5.1 4层板的叠层结构方案实例参考

这三种方案中，优先选择方案1。

关键信号优先选TOP层，因为在TOP层下面是GND层。

射频和高速信号，走线需要为50ohm，所以叠层厚度需要考虑阻抗控制。

GND和PWR层，一般是使用芯板，使其薄点，保证平面电容的去耦效果。

方案2的目的，是想屏蔽得好一点，所以把GND层和PWR层在最外层。

但是理想丰满，现实骨感。想要在这个叠层条件下，获得好的屏蔽效果，对使用其的设计有苛刻的要求。

像我们常规的，具有很多器件的设计，就不适合使用方案2.

GND和PWR面会由于元件焊盘的影响，变得极不完整，这就导致S1和S2上的信号的回流乱乱的。同时，GND和PWR离的太远，去耦效果也大幅度下降。

方案3，和方案1类似。适用于主要器件在BOTTOM布局的情况，关键信号在BOTTOM层布线。

5.2 6层板的叠层结构方案实例参考

六层板时，优先考虑方案3.

布线层选择依次为S2,BOTTOM,TOP。

主电源在第四层和第五层。

层厚设置上，增大S2和PWR之间的间距(减小电源对S2的影响)，缩小PWR和GND2之间的间距(提升板间电容的去耦效果)，缩小GND1和S2之间的间距(减小电源对S2的影响).

方案1，优选布线层TOP和S2，其次是S3和BOTTOM。不过，有时候像射频布板，没有专门的电源平面，这时候，布线层就优选TOP和BOTTOM层。

方案2，保证了电源和地平面相邻，保证了板间电容的去耦效果，但TOP,BOTTOM,S2,S3都在外面，只有S2有较好的参考平面。

方案4，适合对于少量信号有高要求的场合，因为S2上下都是GND，EMC性能最好。

5.3 8层板的叠层结构方案实例参考

优选方案2和方案3。

方案2中所有的布线层都与地平面相邻，与方案1相比，减少了相邻布线层。

方案3与方案2比，将第七层由GND更改为PWR层，所以需要减少S4上的关键布线。

方案4，无相邻布线层，层压结构对称，但是PWR离GND层远，电源平面阻抗较高。需要适当加大S2和PW1、PWR2和S3之间的距离，缩小GND1和S2、GND3和S3之间的距离。也就是说，让中间层的布线离电源层远点，离GND层近点。

方案5，电源和地平面相邻，有相邻布线层(s2,s3), S4的参考面是PWR层。如果底层关键布线少，且能控制S2和S3的线间串扰，可以考虑该方法。

5.4 10层板的叠层结构方案实例参考

优选方案2和方案3.

方案3, 扩大电源层与布线层的间距(S2和PWR1，PWR2和S4)，缩小布线层和GND层的间距(S3和GND2，S4和GND3)。

主电源为PWR2层，其对应地为GND2层。

布线层优先选择S2,S3,S4,其次是S1和S5。

方案4：与方案3相比，少了一层布线层，但是EMC性能好。如果不考虑成本的话，优先选择这个。

6、si9000 PCB阻抗设计工具下载地址：

https://download.csdn.net/download/sunlight_vip/86262841

PCB设计：阻抗设计篇相关推荐

电子电路设计基本概念100问（三）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
电子电路设计基本概念100问（一）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
电子电路设计基本概念100问（二）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
电子电路设计基本概念100问（五）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
电子电路设计基本概念100问（四）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
电子电路设计基本概念100问（六）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
Candence PCB Si 仿真设计篇前导：IBIS模型与PKG介绍
最近在做项目时遇到了一个信号SI问题,想自己动手仿真一下,就自己研究了一下如何用Candece 下面的Allegro Sigrity SI进行PCB板级链路仿真:在仿真之前我们要做的第一个准备工作就是 ...
PCB阻抗设计及Polar Si9000 PCB阻抗计算软件的使用
源文档:https://wenku.baidu.com/view/5d0cd0d726fff705cc170a31.html 一.阻抗介绍 1.特性阻抗的定义:在某一频率下,电子器件传输信号线中,相对 ...
PCB叠层设计（双层、四层、六层、八层）
一直没懂PCB叠层设计,直到看见这篇文章...... https://www.eda365.com/forum-2-1.html 版权总的来说叠层设计主要要遵从两个规矩: 每个走线层都必须有一个邻近 ...

PCB设计：阻抗设计篇