上拉、下拉电阻

STUDY

提问

Qustions

&

解答

Answers

Q

什么是上拉/下拉电阻？有什么作用？又该怎么用？

_

上拉电阻：

将一个不确定的信号通过电阻连接到高电平(VCC)，使该信号初始电平为高电平。

下拉电阻：

将一个不确定的信号通过电阻连接到低电平(GND)，使该信号的初始电平为低电平。

A

_

上拉下拉电阻如何接线？

_

上拉电阻示例2020-study

_

电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而避免了引脚悬空而引起的误动作。

_

下拉电阻示例2020-study

_

电阻R29将DIR网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而避免了引脚悬空而引起的误动作。

上拉下拉电阻的作用？

划重点

01

提高电路稳定性，避免引起误动作

上拉电阻示例中的按键如果不通过电阻上拉到高电平，那么在上电的瞬间可能就发生误动作，因为在上电瞬间FPGA芯片的引脚电平是不确定的，上拉电阻R12的存在就保证了其引脚处于高电平状态，而不会发生误动作。

划重点

02

提高输出管脚的带载能力

受其他外围电路的影响FPGA在输出高电平时能力不足，达不到VCC状态，这会影响整个系统的正常工作，上拉电阻的存在就可以使管脚的驱动能力增强。

注

带有I2C资源的FPGA中，其SCL和SDA引脚是开漏引脚，如果当作普通的GPIO来用的话，你会发现该引脚输出高电平不稳定甚至因为负载的关系都无法正常输出高电平，这时候就需要在这两个引脚上加上上拉电阻。

开漏/推挽输出

STUDY

三极管的工作原理

三极管有三个端口，分别是基极(Base)、集电极(Collector)、发射极(Emitter)。

这种三极管是电流控制型元器件，只要基极B有输入(输出)电流就可以对三极管进行控制。

NPN型三极管：当控制端(基极B)有电流输入的时候，就会有电流从输入端(集电极C)进入并从输出端(发射极E)输出

PNP型三极管：当控制端(基极B)有电流输出的时候，就会有电流从输入端(发射极E)进入并从输出端(集电极C)输出

开集电路

讲解开漏电路之前，我们先了解开集电路：

开集电路的意思就是集电极C一端什么都不接，直接作为输出端口。

如果要用这种电路带一个负载，比如一个LED，必须接一个上拉电阻，如下图：

当Vin没有电流，Q5断开时，LED亮；

当Vin流入电流，Q5导通时，LED灭。

开漏电路

开漏电路就是将上图中的三极管换成场效应管(MOSFET)。这样集电极C就变成了漏极，OC就变成了OD，原理时一样的。如下图(N型场效应管)：

场效应管是电压控制型元器件，只要对栅极G施加电压，DS就会导通。

注

结型场效应管有一个特性就是它的输入阻抗非常大，这意味着：没有电流从控制电路流出，也没有电流进入控制电路。没有电流流入或流出，就不会烧坏控制电路。而双极型晶体管不同，是电流控制性元器件，如果使用开集电路，可能会烧坏控制电路。这就是我们经常用到或听到开漏电路，而不是开集电路的原因！

典型的集电极开路电路：

右边的三极管集电极什么都不接，所以叫做集电极开路(左边的三极管为反相作用，使输入为”0“时，输出也为”0“)。

● 分析一

_

对于图1，当左端的输入为“0”时，前面的三极管截止(即集电极C跟发射极E之间相当于断开)，所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合)，此时输出端与地相接，电压为“0”；当左端的输入为“1”时，前面的三极管导通，此时后面的三极管输入端电压被接地，电压拉低，三极管截止了(相当于开关断开)。

● 分析二

_

我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面接一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。

注

开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成

如上图所示组成开漏形式的电路有以下几个特点：

1	利用外部电路的驱动能力，减少IC内部的驱动(或驱动比芯片电源电压高的负载)。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很下的栅极驱动电流。
2	可以将多个开漏输出的Pin，连接到一条线上。形成 “与逻辑” 关系。当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
3	可以利用改变上拉电源的电压，改变传输电平。IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2(上拉电阻的电源电压)决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了(这样你就可以进行任意电平的转换，例如加上上拉电阻就可以提供TTL/CMOS电平输出等)。

4	开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5	标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。
6	正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换、线与。

7	线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路)。
8	OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

_

应用中需注意：

1) 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。例如，某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本。

2) 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

推挽输出电路

如下图所示，一个典型的推挽输出电路：

推挽输出电路

如上图所示，上面的三极管是N型三极管，下面的三极管是P型三极管，请留意控制端、输入端和输出端。

当Vin电压为V+时，上面的N型三极管控制端有电流输入，Q3导通，于是电流从上往下通过，提供电流给负载。

推挽输出电路-推电流

经过上面的N型三极管提供电流给负载(Rload)，这就叫「推」。

当Vin电压为V-时，下面的三极管有电流流出，Q4导通，有电流从上往下流过。

推挽输出电路-挽电流

经过下面的P型三极管提供电流给负载(Rload)，这就叫「挽」。

_

2020-study

___

推挽输出能够输出高或者低，而开漏输出只能输出低，或者关闭输出，因此开漏输出总是要配一个上拉电阻使用。

__

开漏输出的上拉电阻不能太小，太小的话，当开漏输出的下管导通时，电源到地的电压在电阻上会造成很大的功耗，因此这个电阻阻值通常在10k以上，这样开漏输出在从输出低电平切换到高电平时，速度是很慢的。

__

推挽输出任意时刻的输出要么是高，要么是低，所以不能将多个输出短接，而开漏输出可以将多个输出短接，共用一个上拉，此时这些开漏输出的驱动其实是与非的关系。

__

推挽输出输出高时，其电压等于推挽电路的电源，通常为一个定值，而开漏输出的高取决于上拉电阻接的电压，不取决于前级电压，所以经常用来做电平转换，用低电压逻辑驱动高电压逻辑，比如3.3v带5v。

加入微信群

1、仅限FPGA技术交流

2、先加群主验证后邀请加入

3、需注明单位+研究方向

FPGA技术联盟

业界最专业的FPGA以及数字设计公众号,为该领域最大的技术交流和信息分享平台。微信群包括有众多FPGA相关公司研发总监和FPGA领域专家。覆盖有中国航天、中航工业、中电集团、中船重工、华为、中兴以及国内外知名大学等业界翘楚。集结全球FPGA技术领域精英。

_