1、vivado新建工程

这里使用vivado2017.4版本来演示一个工程的新建

双击打开vivado2017.4，可以点击create project创建工程，也可以点击file-new project来创建工程；

2、一路next,输入工程名和存储路径；

3、工程类型选择RTL，next；

4、选择器件，如这里我使用的是正点原子启明星开发板，zynq7010的板子；

5、工程预览，finish;

6、成功创建工程，这样就可以在source中添加源文件，写verilog代码了

1、vivado新建工程相关推荐

tb文件 vivado_Vivado FPGA设计基础操作流程:Vivado的基本使用
Vivado FPGA设计基础操作流程当然在介绍的过程当中会给大家推荐一些对于工具深入使用的Xilinx官网资料.这里以流水灯的控制为例. Vivado的基本使用 (一) 打开Vivado新建工程: ...
zynq开发系列1：vivado和sdk联合使用串口打印helloworld
zynq开发流程如下所示,其中在SDK属于软件层面开发 zynq开发最小系统,ps指zynq里的ps部分,核心为ARM Cortex A9处理器.周围两个外设,DDR3内存控制器用于存储数据,UART ...
Verilog实现快递柜
FPGA这东西就是个玄学.这个实验做了这么久,不想让它被遗忘,在此做一下记录,让它变得有价值起来. Verilog实现快递柜 -- 实验六记录实验描述实验分析打开vivado 新建工程新建三个 ...
FPGA 历险记——xilinx MIG 使用（一）
FPGA 历险记--xilinx MIG 使用(一) 本篇文章主要分享和记录从零开始建立一个DDR3控制系统的过程 IP核:xilinx MIG DDR3芯片:两颗 MT41J256M16RH-12 ...
ZYNQ7000 Linux开发步骤
STEP1.Vivado新建工程 1.新建Vivado工程: 2.配置ZYNQ7000的ARM核: 3.开发用户自定义的IP核: 4.编译并生成bit文件: 5.导出硬件信息: 参考资料: STEP2 ...
ZYNQ7 AXI DMA IP核应用测试
ZYNQ7 AXI DMA IP核应用硬件环境搭建 Vivado新建工程(2018.2为例) 添加IP核配置IP核参数 ZYNQ7: 调节时钟频率为100M 添加HP接口用于DMA和DDR交互添 ...
FPGA入门相关资料
FPGA入门相关资料 01-语言与基础吗-verilog与数字电路书籍推荐: 语法基础:Verilog 数字系统设计教程 [第2版] -- Digital System Design Tutoria ...
Openpiton RISC-V处理器学习笔记（3 移植至ZCU102 FPGA并仿真）
注:无需移植跳转至生成比特流步骤即可. 一.IP移植工程所用IP不涉及PS端arm内核,均在PL端,皆可移植至ZCU102.在vivado新建工程中设置好导出xci文件拷贝至对应文件夹(新增zcu1 ...
vivado2018.3创建一个流水灯（基于创龙k7核心开发板）
vivado新建工程&流水灯导言之前一直用Quartus学习FPGA,第一次接触Xilinx开发工具vivado,看了一些新建工程教程之后,记录一下自己新建工程的过程,作为备忘,也作为初学 ...

1、vivado新建工程

1、vivado新建工程相关推荐

最新文章

热门文章