关于DDR的基础知识可以看这篇文章：

FPGA ——DDR基础概念详解_居安士的博客-CSDN博客

总的来说，DDR是一个结构非常复杂的动态存储器，时序自己去写是非常困难的，但是Xilinx给我们有现成的封装好的IP核，我们只要学会调用和修改参数就可以了，下面就介绍一下如何调用DDR的IP核

调用MIG核

在ip核处搜“mig”，双击：

修改名称，选择自己要控制的DDR个数，把AXI4总线勾选上

选择DDR3

选择※DDR芯片时钟：由MIG核送给FPGA外的DDR3芯片

注意这里的4:1，代表MIG给DDR为400MHZ，给用户的接口是1/4的400MHZ，即100MHZ

※根据硬件DDR选型选DDR型号：

根据核心板原理图（U6为DDR）型号为MT41J128M16JT-125IT

如果没有符合的选型，可以自己创建一个，点击create custom part，根据数据手册自己输入参数和名称即可

※DDR输入时钟：此处选择的时提供给MIG核的时钟

建议选择200MHZ和参考时钟相同

注意，这个地方只选了输入时钟的频率，并没有让选输入时钟的形式，输入时钟形式在下一页面选择

把鼠标滚动到最下面，选择先行后bank（目的是减少DDR刷新频率）

※MIG核输入时钟的形式选择

输入MIG核的时钟可以从FPGA外部直接给，也可以从FPGA内部给，如果时钟从外部给，那么可以选择差分，如果时钟从内部给，那么选no buffer（没有buffer计）或者单端。

※MIG参考时钟（为200MHZ），因为刚刚系统时钟已经选择了200M，所以选择使用系统时钟（use system clock）：

※管脚分配

选择自己创建需要根据原理图中DDR对找到应的FPGA管脚，输入Bank号，标号，管脚号

选择自动生成：添加UCF文件

添加后，进行校验，看是否成功：

之后一直勾选默认，生成MIG核完毕

这里面的四个时钟（DDR芯片时钟，DDR输入时钟，DDR参考时钟，用户时钟）是非常叫人迷惑的，下面画张图帮助理解

FPGA——调用DDR的IP核（MIG核）相关推荐

FPGA学习杂记4——IP核简介、调用、复制和PLL IP核介绍
大部分内容来自野火的FPGA教学视频,笔者仅作整理,方便回顾. 视频地址:[野火]FPGA系列教学视频,真正的手把手教学,"波形图"教学法,现场画波形图写代码,硬件基于野火FPGA ...
DDR内存大小计算以及MIG核配置
范围本文适用于DDR内存大小计算以及MIG核配置. DDR内存大小计算 DDR型号 DDR型号为 MT41K256M16TW-107 图2.1.1 图2.1.2 此片DDR行地址位宽为[14:0], ...
LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解
1.要开发一个带PCIe或者PXIe接口的FPGA板卡出来,除了硬件本身外,最重要的就是FPGA芯片里面的PCIe通信代码编写,俗称下位机FPGA编程:还有中间层的驱动文件编写以及上位机PC端的应用程 ...
Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤
本文以XC7A35TFGG484-2这款芯片为例,采用米联客FPGA开发板,用MIG核驱动DDR3内存.FPGA外接的晶振大小为50MHz,DDR3内存的驱动频率(ddr3_ck_p和ddr3_ck_ ...
Xilinx MIG核读写DDR3内存，连续读写内存的正确方法（时序）及代码
关于Xilinx 2020.1新建工程时配置MIG核的完整步骤,请参阅:https://blog.csdn.net/ZLK1214/article/details/111349678 MIG核里面有两 ...
黑金核心板32bitDDR3 MIG核UI接口仿真模型搭建
图2-4-1为黑金开发板上两片DDR3原理图. 1. 搭建仿真模型时需要例化两个ddr3_model,不然仿真时init_calib_complete信号会一直低. 2.还要考虑信号的延时,需要例化W ...
FPGA第三节：IP调用实现HDMI输出
本次实验主要是为之后实现AD以及高速AD实验做铺垫,主要是IP核的调用,COLOR模块用的黑金的.TMDS的原理部分不是实验的重点,之后也会采用IP核(RGB->DVI)的形式.本次实验的顶层模 ...
vivado生成mig_Vivado下MIG核仿真指导手册 -
4) sim/sim_tb_top.v: 在实例化ddr3_model模块部分,增加了实例化参数的赋值,参照"仿真文件改动"目录下的sim_tb_top_modified_par ...
DDR2 MIG核与DDR3 MIG核使用区别
本文中所讲DDR2 MIG核是V5芯片的MIG核,DDR3 MIG核是K7芯片的MIG核. 一.建核区别 DDR2 MIg核的建立过程与DDR3 Mig核的建立过程基本内容都是一致.具体建核教程在相应 ...

FPGA——调用DDR的IP核（MIG核）

调用MIG核

FPGA——调用DDR的IP核（MIG核）相关推荐

最新文章

热门文章