自定义VHDL的IP核

本文介绍基于VHDL语言的IP核的创建。

说明：使用软件版本为Vivado 2019.2

文章目录

自定义VHDL的IP核
一、创建IP核
- 1.1 创建IP核管理工程
- 1.2 设置IP核管理工程
- 1.3 设置IP核
二、编辑IP核
- 2.1 打开IP核工程
- 2.2 编辑IP核顶层文件
- 2.3 自定义IP核inst文件
三、完成IP核封装配置
说明

一、创建IP核

1.1 创建IP核管理工程

打开 Vivado ，在 Tasks 下点击 Manage IP ，选择 New IP Location：

1.2 设置IP核管理工程

在弹出的窗口中选择 Next ，

选择你需要的目标芯片，目标语言选择 VHDL ，选择保存IP核工程的地址。

点击 Finish，完成设置。软件会自动在你选择的目录下创建以下文件夹：

1.3 设置IP核

点击菜单栏中的 Tools ，在下拉菜单中选择 Create and Package New IP。

弹出的窗口选择 Next，

选择 Create AXI4 Peripheral，点击 Next。

设置你自己的IP核名称、版本号、显示名称和描述等，一般地址（IP location）选择默认即可。接下来点击 Next，

根据自己的需要，修改接口名称、类型、数据宽度和寄存器数量。建议数据宽度采用32位。设置完毕后点击 Next。

选择 Add IP to the repository，点击Finish。

此时IP核管理工程中，IP Catalog 中就会增加你刚创建的IP核。

二、编辑IP核

2.1 打开IP核工程

右击自定义的IP核，在下拉菜单中选择 Edit in IP Packager。

此时弹出提示窗口，可以选择IP核工程的名称和位置，此处选择默认。

点击 OK，软件自动打开 IP核编辑工程。

2.2 编辑IP核顶层文件

双击蓝色框中的文件“****_v1_0.vhd”，打开IP核顶层文件，

在顶层文件的第8行可以输入用户自定义的常量，在第19行可以输入用户自定义的输入输出接口。

用户自定义内容示例，（常量N、接口user_pin0和user_pin2示例）

在顶层文件的59行，根据需要添加端口。

在顶层文件的96行，用户添加自己的逻辑接口的映射。

在顶层文件的116行，用户可以添加自己的逻辑。

2.3 自定义IP核inst文件

在 Sources 窗口中点击顶层文件，此时展开出现了***_v1_0_S0_AXI_Lite_inst，双击打开，

与顶层文件一样，在inst文件第8行和第19行，用户可以根据自定义的逻辑输入相关内容。

在inst文件的124行、signal和begin之间，输入用户自定义的逻辑器件，

在inst文件的倒数第5行，添加用户自定义逻辑，并把信号对应的映射配置好。

最后将用户测试号的自定义的逻辑文件添加到工程中。

三、完成IP核封装配置

该部分配置可以参考网络资料，此处不再赘述。

说明

对VHDL语言有一定了解之后，可以很方便地理解和编辑自定义IP核。
IP核的使用此处不做说明

Vivado 自定义VHDL的IP核相关推荐

自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件
1.前言在Platform Designer(原Qsys)中创建自定义六位七段独立数码管IP核并让NiosⅡ SBT for Eclipse自动抓取驱动文件. 开发环境:Quartus Prime ...
vivado中复数乘法器IP核使用小结
vivado中复数乘法器IP核使用小结添加ip核进入工程,点击IP Catalog,在弹出的窗口中点击数学功能–math functions,选择multipliers–complex multi ...
vivado使用自带IP核和创建自己定义的IP核
任务:使用vivado自带IP和创建IP 目的:学会使用Vivadao相关的IP组件步骤: 1.使用自带IP 工程创建好之后,选择IP Catalog.软件就会列出自带的,自带的IP核有很多种,选择 ...
基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解
本文目录 1 概述 2 参考文档 3 GTX的IP设置 3.1 本例程使用环境 3.2 GTX IP界面的设置情况 3.2.1 GTX IP设置第1页 3.2.2 GTX IP设置第2页 3.2.3 ...
Vivado 实现逆序ip核，AXI4-Lite Interface（vcu118，HLS级开发）
实验环境 1.软件:Vivado HLS 2017.04,Vivado 2017.04,Vivado SDK2017.04 2.硬件:Xilinx Virtex UltraScale+ FPGA VC ...
Vivado中的FFT IP核使用（含代码）
本文介绍了Vidado中FFT IP核的使用,具体内容为:调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据>>测试verilog ...
Vivado不同版本打开IP核锁定的解决办法
1.生成IP核的状态报告 Tools -> Report -> Report IP Status 2.点击Upgrade Selected 3.更新完成后IP Status 从此,被锁住的 ...
Vivado中FFT9.1 IP核的使用（1）
目录 1.xilinx FFT IP介绍 2.FFT IP接口介绍 3.xilinx FFT IP的仿真测试 4.修改 5.参考: 1.xilinx FFT IP介绍 1)正向和反向复数FFT,运行时 ...
FPGA学习笔记【使用vivado内置IP核】
时钟IP核的使用 Vivado内置了使用FPGA中时钟资源实现的时钟IP核,可以实现分频.倍频.调节相位.控制占空比等功能可以使用时钟IP核对内/对外输出不同频率的时钟信号 FPGA时钟资源 Xil ...

Vivado 自定义VHDL的IP核