FPGA 实验六计数器、 ROM和DDS

实验要求

• 拨动开关，观察不同频率的正弦波
– 电路的工作时钟是50MHz
– 请回答，你能得到的正弦波频率和计数器增量值的对应关系是什么？
– 请回答，你能得到的最低频率的正弦波是多少？设该频率为f1
– 请思考，能否有什么方法能够得到比f1频率还低的正弦波
• 对计数器进行改动，修改计数增量信号为10比特，计数值信号为10比特。
– 把计数增量输入信号分配到10个拨码开关上
– 把计数值信号的高7位分配为ROM的地址，低3位悬空不使用。
– 编译、下载电路，拨动拨码开关，观察最低频率有什么变化。
• 这种电路有个好听的名字，叫做直接数字频率合成（ DDS）
– 请给出：输出信号频率和电路工作时钟频率，计数器增量值，以及计数器数据位宽之间的表达式关系。

实验过程如下：

• 拨动开关，观察不同频率的正弦波
–电路的工作时钟是50MHz
–请回答，你能得到的正弦波频率和计数器增量值的对应关系是什么？
答：随着计数器增量值的增大，正弦波的频率也增加。

–请回答，你能得到的最低频率的正弦波是多少？设该频率为f1
答：当拨码开关只有SW0为1时，会得到正弦波的最低频率，正弦波信号的一个周期采样点数为128，由于时钟频率为50MHz，所以最低频率应为0.39MHz。

–请思考，能否有什么方法能够得到比f1频率还低的正弦波
答：（1）可以降低工作电路的频率，进而降低正弦波的最低频率。
（2）可以增大计数器数据位宽，并以高位作为ROM地址输入。
• 对计数器进行改动，修改计数增量信号为10比特，计数值信号为10比特。
– 把计数增量输入信号分配到10个拨码开关上
– 把计数值信号的高7位分配为ROM的地址，低3位悬空不使用。
– 编译、下载电路，拨动拨码开关，观察最低频率有什么变化。

计数器程序如下：

ROM程序如下：

增加位宽并把高位作为ROM地址输入，可以减小正弦波的频率，最小频率也会变小，f1为0.049MHz，小于0.39MHz。
• 这种电路有个好听的名字，叫做直接数字频率合成（ DDS）
– 请给出：输出信号频率和电路工作时钟频率，计数器增量值，以及计数器数据位宽之间的表达式关系。
答： F = (M/2^N)*f
F–输出信号频率
M–计数器增量值
N–计数器数据位宽
f–电路工作时钟频率