基于FPGA的数字电子密码锁Verilog开发Modelsim仿真

部分参考代码

(末尾附文件)

module MiMaSuo (input clk,input rst_n,input ling,input yi,input er,input san,input si,input wu,input liu,input qi,input ba,input jiu,input gm,input del,input unlock,output wrongled,output lockled,output openled,output [7:0] seg0,output [7:0] seg1,output [7:0] seg2,output [7:0] seg3,output [7:0] seg4,output [7:0] seg5
);wire [23:0] data8_r;      //显示在数码管上的值wire[3:0] data0;
wire[3:0] data1;
wire[3:0] data2;
wire[3:0] data3;
wire[3:0] data4;
wire[3:0] data5;wire gm_r;
wire del_r;wire ling_r;
wire yi_r;
wire er_r;
wire san_r;
wire si_r;
wire wu_r;
wire liu_r;
wire qi_r;
wire ba_r;
wire jiu_r;
wire unlock_r;key k0 (.clk(clk), .rst_n(rst_n), .key_n(ling),   .key_out(ling_r));key k1 (.clk(clk), .rst_n(rst_n), .key_n(yi), .key_out(yi_r));key k2 (.clk(clk), .rst_n(rst_n), .key_n(er),   .key_out(er_r));key k3 (.clk(clk), .rst_n(rst_n), .key_n(san),  .key_out(san_r));key k4 (.clk(clk), .rst_n(rst_n), .key_n(si),  .key_out(si_r));key k5 (.clk(clk), .rst_n(rst_n), .key_n(wu),   .key_out(wu_r));key k6 (.clk(clk), .rst_n(rst_n), .key_n(liu),  .key_out(liu_r));key k7 (.clk(clk), .rst_n(rst_n), .key_n(qi),  .key_out(qi_r));key k8 (.clk(clk), .rst_n(rst_n), .key_n(ba),   .key_out(ba_r));key k9 (.clk(clk), .rst_n(rst_n), .key_n(jiu),  .key_out(jiu_r));key k10 (.clk(clk), .rst_n(rst_n), .key_n(gm), .key_out(gm_r));key k11 (.clk(clk), .rst_n(rst_n), .key_n(del), .key_out(del_r));key k12 (.clk(clk), .rst_n(rst_n), .key_n(unlock), .key_out(unlock_r));//-----------------------输入值控制模块------------------------dingceng p1 (.clk(clk), .rst_n(rst_n), .ling(~ling_r), .yi(~yi_r), .er(~er_r), .san(~san_r), .si(~si_r), .wu(~wu_r), .liu(~liu_r), .qi(~qi_r), .ba(~ba_r), .jiu(~jiu_r), .gm(~gm_r), .del(~del_r), .unlock(~unlock_r), .data8(data8_r), .wrongled(wrongled), .lockled(lockled), .openled(openled));//-----------------------动态显示控制模块------------------------ show pp1 (.clk(clk), .rst_n(rst_n), .data8(data8_r), .data0(data0), .data1(data1), .data2(data2), .data3(data3),.data4(data4), .data5(data5));//-----------------------数码管显示模块------------------------seg7 s1 (.clk(clk),.rst_n(rst_n), .data0(data0), .data1(data1), .data2(data2), .data3(data3), .data4(data4), .data5(data5),.seg0(seg0), .seg1(seg1), .seg2(seg2), .seg3(seg3), .seg4(seg4), .seg5(seg5));endmodule

链接：https://pan.baidu.com/s/1fWTeeahswxwVfWLEwi9TNg
提取码：d334

基于FPGA的数字电子密码锁Verilog开发Modelsim仿真相关推荐

基于FPGA的数字交通红绿灯Verilog开发Modelsim仿真
Control: Counter: JiaoTongDeng: 附:http://www.jh-tec.cn/archives/7160
基于FPGA的自动售货机Verilog开发Modelsim仿真
部分参考代码 (末尾附文件) module Sell(input clk,input reset_n,input yiyuan_set,input wuyuan_set,input shiyuan_s ...
基于FPGA的图像增强系统的verilog开发（3000+字）
在进行FPGA设计的时候,我们需要主要以下几个方面: 第一:关于图片大小的统一这里,我们主要对你的直方图均衡算法进行FPGA的硬件的实现,这里,我们将图像的大小统一为100*100,这样的话,方便后 ...
基于FPGA的QPSK调制系统verilog开发
目录一.理论基础二.核心程序三.测试结果一.理论基础正交相移键控(Quadrature Phase Shift Keying,QPSK)是一种数字调制方式.它分为绝对相移和相对相移两种.由于 ...
基于FPGA的自动小车控制设计Verilog开发
Control: XiaoChe: 附:http://www.jh-tec.cn/archives/7176
数字电子技术——Verilog
数字电子技术--Verilog Verilog 概述基础概述 Verilog基本结构 Verilog基本的语法规则词法规定逻辑值集合常量及表示变量的数据类型 Verilog 运算符门级建模 ...
基于FPGA的数字视频信号处理器设计（中）
今天给大侠带来基于FPGA的数字视频信号处理器设计,由于篇幅较长,分三篇.今天带来第二篇,中篇,视频信号概述和视频信号处理的框架.话不多说,上货. 之前也有图像处理相关方面的文章,这里超链接几篇,给各 ...
西电A测 | 基于Arduino uno的电子密码锁仿真系统 | 使用Proteus仿真 | Arduino IDE编写
西电A测 | 基于Arduino uno的电子密码锁仿真系统 | 使用Proteus仿真 | Arduino IDE编写 | ATMEGA328P 电子密码锁系统 Arduino UNO Arduin ...
[FPGA]基于FPGA的数字跑表
基于FPGA的数字跑表的设计与实现一.设计要求用FPGA设计并实现一个数字跑表,范围为0~59分59.99秒.可以实现数字跑表进行启动.停止计时和显示读数三个操作,可以在数码管上显示读数. 二.设 ...

基于FPGA的数字电子密码锁Verilog开发Modelsim仿真

部分参考代码

基于FPGA的数字电子密码锁Verilog开发Modelsim仿真相关推荐

最新文章

热门文章