＜Verilog实现加法器＞加法器相关基础知识—

一，内容介绍

加法器是数字电路中的最基础电路之一，也是CPU的核心功能之一。(计算单元)
在这个专栏，我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。
编程使用的语言为Verilog，代码风格为强迫症系列风格。

加法器系列链接：
目前：数字电路基础知识。
半加器及全加器设计.
4位行波加法器设计
超前进位加法器设计
进位选择加法器
koggle-stone加法器设计
brent-kung加法器设计
从加法器到计算单元
加法的进位问题

二，二进制和半加器

数字电路使用二进制作为基础，一切的运算都基于二进制。
带符号的二进制数字运算一般使用补码。补码的运算与于无符号数相同，因此我们在设计加法器、减法器、乘法器和除法器的时候都可以不考虑符号，在输入数为补码的时候，我们就是在进行符号数的计算。
二进制计算原理：

1 + 1 = 0 ； 1 + 0 = 1；0 + 0 = 0
a + （b + c）= a + b + c ；
a + b = b + a;

在数字电路中，能够最快反应的门是非门，其次是与非门和或非门。在特殊的制程和低功耗工艺中我们甚至只有与非门或者异或门一种。我们需要先用这一种基础电路实现与非和或非门，进而一生二，二生三，三生万物，实现我们现在身边各式各样的数字电路设备和芯片。

举例：
首先我们有一个基础的与非门，与非门真值表如下：
| a | b | c |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 1 | 0 |
显然，当我们把a和b都输入相同的信号时，我们得到了一个反相器：
| a | b | c |
| 0 | 0 | 1 |
| 1 | 1 | 0 |
将与非门与非门串联，我们就得到了一个与门。
根据数字电路原理我们使用与非门和非门就可以得到或门：
_______    _   _
(a * b) =  a + b;
即
~(a & b)  = （~a） | （~b）;
根据数字电路基础知识：
a ^ b = (a && ~b) || (~a && b) ;
我们使用与门和非门就得到了异或门。
以下是异或运算的真值表：
| a | b | c |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 1 | 0 |
根据二进制计算原理，我们发现在二进制的加法与数字电路中的异或运算很像。

基于以上原理，我们可以设计半加器和全加器。
下一篇：半加器及全加器设计.

三，加法器和计算单元

以上我们介绍了加法器的思路及不同结构的加法器，CPU由加法器组成计算单元，
作为计算单元，我们的需要检测溢出、有进位、