http://bbs.ednchina.com/BLOG_ARTICLE_3007977.HTM

http://quartushelp.altera.com/11.1/mergedProjects/msgs/msgs/esgn_tri_state_partition.htm

增量编译主要有两个工具：Design Partition和Logiclock

Design Partition只是将设计进行“逻辑分区”，直白点说就是将我们的设计分成N个小的模块，每个模块有着单独的逻辑和功能，它告诉编译器，这部分逻辑是一个分区A，那部分逻辑是另一个分区B，在进行这样的分区之后，编译器在整个工程的综合、布局布线上面并不会有什么太大的变化，这个逻辑上的分区只是用来让用户清楚，哪部分逻辑是分区A的，哪部分逻辑是分区B的。之后用户就可通过设定A、B分区的属性类型来告诉编译器，哪部分已经不需要重新综合、布局布线了；哪部分已经修改了，需要重新进行综合等等。

由于在FPGA内部上不包括内部三态逻辑，故不推荐在FPGA设计中使用内部三态信号，如果在分区边界使用，软件则无能为力，除非直接接到顶层IO引脚上。

什么是内部三态信号？http://www.cs.umd.edu/class/sum2003/cmsc311/Notes/CompOrg/tristate.html  个人理解就是verilog中的 inout

“传统标准单元ASIC器件的内部总线支持各种内部模块和外部器件之间的通信。采用内
部三态总线并不是良好的设计习惯，因此三态功能仅在I/O级实现。
如果您的代码含有内部三态触发，Quartus II使用多路选择器来实现它。但是，如果您
的设计含有多个分区（Design Partition），采用增量式编译后，由于分区内逻辑不可视，
Quartus II软件可能无法得出正确的多路选择器逻辑。因此，不采用内部三态总线是良
好的设计习惯。Altera FPGA通过I/O接口支持三态总线，实现与各种板上器件的通信。”

而我们来看看LogicLock的作用，是对设计进行“物理分区”，更准确的说，它是对目标器件（device）进行“物理分区”，然后将逻辑上的功能模块分配到一定的分区内。也就是说，我们先对目标器件进行物理区域划分，把它分成几个“地盘”，然后选择一个逻辑功能模块分配到某个“地盘”里，告诉编译器，以后这部分逻辑功能就只能在这个“地盘”里面布局布线了。同样的，用户可以对各个模块进行属性上的设定，告诉编译器以什么样的形式在“地盘”里面进行布局布线。

转载于:https://www.cnblogs.com/Jezze/archive/2012/10/11/2719457.html

Quaruts II 增量编译相关推荐

  1. quartus ii 增量编译

    首先,得先看看QuartusII的编译过程是个怎么样的,要了解这个过程很简单,看看下面这张图,谁都不陌生: 当我们点全编译之后,下面的几个过程就会一个一个打上勾,而我们编译的过程也就是和这个运行过程是 ...

  2. quartus II Warning 好的时序是设计出来的，不是约束出来的

    一.Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings r ...

  3. quartus2管教锁定出不来_Quartus II 中常见Warning 原因及解决方法(转载)

    1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector s ...

  4. quatus ii 常见错误及其改正方法

    在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一 ...

  5. quartus更新symbol后没反应_Quartus II使用常见问题

    在Quartus II下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的 ...

  6. 使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）

    前面一篇文章介绍了Xilinx FPGA平台下如何封装用户的源代码,形成网表文件的操作教程,具体见: 使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的 ...

  7. ModelSim 使用【一】介绍

     [注]本文为系列教程,使用同一个仿真代码,关注公众号"数字积木",对话框回复" modelsim_prj ",即可获得.这是系列第一篇. 1,ModelSim ...

  8. altera cyclone v IOE delay 设置

    在用altera fpga芯片进行项目开发时,某个源同步信号输入fpga时,或者要输出串行同步信号.由于外部走线不等长等原因,有时会遇到各个信号到达fpga不同步的问题,或输出信号到达外部器件不同步, ...

  9. (Z)使用SignalTAP II为了避免某些节点被弄丢, 必须要关闭的编译选项

    Original address: http://blog.ednchina.com/riple/74835/message.aspx# 以前遇到过几次类似问题,只知道关闭一下就可以通过,但是没搞清原 ...

最新文章

  1. 自己动手实现轻量级神经网络推理框架
  2. CentOS下添加新硬盘并分区格式化
  3. Java中的异常和处理详解
  4. nyoj 762:第k个互质数
  5. 15.Three Sum
  6. WebApi用户登录验证及服务器端用户状态存取
  7. [译]多线程网络服务模型
  8. Java 算法 开灯游戏
  9. Visual Studio 2019 首个候选发布版发布
  10. SQLServer 删除表中重复数据（除ID不同的）
  11. 密码生成器c语言程序,C++全密码生成的实现代码
  12. 风险分析（Barra风险模型）
  13. Python批量处理图片转换为灰色图片
  14. Android5.0+win8双系统平板PK苹果ipad
  15. 学习之Java（方法）
  16. windows企微应用双开/多开
  17. C语言 求m~n（m＜n）之间所有整数的和
  18. janus videoroom之媒体录制
  19. openstack是啥子
  20. html 白色用rgba,javascript – 将RGB转换为RGBA白色

热门文章

  1. 女孩子应该养成的好习惯
  2. Eclipse安装Perl插件
  3. 艾为数字ic面试题_每日学习：数字后端面试100问（2019全新版）
  4. 大数据平台容量评估_大数据平台
  5. python采用编译型方式执行_Python程序的执行过程 解释型语言和编译型语言
  6. Qt在linux下无法输入中文,Ubuntu使用集成开发环境QT无法输入中文的解决方法
  7. linux监测node进程,通过node_exporter监控linux服务器一
  8. php自动运维,运维自动化之使用PHP+MYSQL+SHELL打造私有监控系统（五）
  9. Recall（召回率） Precision（准确率） F-Measure E值 sensitivity（灵敏性） specificity（特异性）漏诊率 误诊率 ROC AUC
  10. vscode编辑器，自己喜欢的颜色