FPGA开发要懂得使用硬件分析仪调试—

0. ILA概述
在FPGA开发中，当我们写完代码，进行仿真，确定设计没有问题后，下载到硬件上一般都能按照我们的设计意愿执行相应功能。但这也并非绝对的，有时候你会遇到一些突然情况，比如时序问题或者仿真时我没有考虑到某种情况，但实际中它确实存在的，这就会造成功能上的错误了。也有时候你的设计似乎你没法进行仿真或者做起来很费劲，比如设计一个SDRAM或者DDR控制器，让你相应写一个SDRAM或者DDR之类的模型进行仿真，这时候是不是就很为难了哈哈。

所以在很多时候，一个FPGA工程师应该学会使用在线调试工具进行分析。我没法写一个DDR模型，我还不能采集它的时序进行修改，直到满足要求吗？这里给大家介绍Xilinx公司的开发软件Vivado上的在线调试工具——ILA。Vivado中对ILA的使用非常灵活，操作也很方便，这里先介绍做常用的调试方式，即使用ILA核。

1. ILA核如何调用

ILA核，也可以当做是一个IP核。他可以把用户指定的信号存入RAM中，然后读取出来，用于查看分析。如下图所示，在Vivado中，左边栏有一个“IP Catalog”，双击这个选项就可以进行IP选择了。

此时会弹出一个IP核选择界面，在右上角方框里输入“ila”，接着ILA核便会出现，我们只需双击即可。

2. ILA核如何配置
接下来便会看到ILA核的真面目了，它的帮助文档，在左上角的“Documentation”看到没，这个可以链接到IP核的data_sheet，如果对IP核的使用不是很懂可以点击此处获取IP核的详细信息。下面我们介绍最经常的使用。

图中最上面的“Component Name”可以给IP核取一个名字，注意，必须IP核名与代码中的IP名一致，才能关联起来，而且一旦生成了IP核，就算打开IP核，也不能再更改这个IP核的名字了，所以取名需谨慎。

黄色框里是输入信号的格式，如何你是AXI总线，就可以选择"AXI"，如果不是就选“Native”。

"Number of Probes"是要采集的信号数量，如果要采集5个信号就在方框里输入5即可。

“Sample Data Depth”是采样深度，深度越大意味着能看到的信息量越多。但是要切记一点，采样的数据都是要存储在芯片内的RAM里，所以选择越大占用的资源就越多，用户要根据自己芯片的情况选择采样深度。另外，因为使用了RAM，所以也会对布局布线产生影响，使用越多对时序可能影响越大，应该根据实际情况选择。

“Trigger Out Port”和“Trigger In Port”是用于触发，可以不选，触发在后面调试时可以灵活使用。
"Trigger And Strorage Setting"是数据捕获的设计，一般直接勾上即可。

“Probe_Ports”这个页面就比较简单了，在"Number of Probes"中用户设置了多少个采样数量，这里就会有多少个通道。如前面所示，我们设置了3，这里就出现了3个通道。
“Probe_Width”数据宽度，有多少位就填多少，像“PROBE1”通道是一个3Bit的数据，就填3.其他的默认即可。

最后点击“OK”就行了，等待ILA核的生成就行了，是不是很简单哈哈。

当然，我们的代码也必须有这个核的定义才行，如下图所示，这样才是一个完整的ILA核设计。

3. 总结
通过ILA核的使用，可以快速的帮助我们调试bug。另外，还有一个非常有用的VIO核，他就是虚拟输入输出IO，可以用来改变PL端的输入信号的值，观测输出的值，至于ILA的使用VIO的介绍和使用以后再讲。

FPGA开发要懂得使用硬件分析仪调试——ILA相关推荐

STM32开发记录三：硬件IIC调试（STHC3温湿度传感器）
一.STM32_CubeMX配置 /* I2C4 init function */ void MX_I2C4_Init(void) {hi2c4.Instance = I2C4;hi2c4.Init. ...
【基于zynq的卷积神经网络加速器设计】（一）熟悉vivado和fpga开发流程：使用Vivado硬件调试烧写hello-world led闪烁程序实现及vivado软件仿真
HIGHLIGHT: vivado设计流程: note: 分析与综合和约束输入可以调换顺序 [基于zynq的卷积神经网络加速器设计](一)熟悉vivado和fpga开发流程:使用Vivado硬件 ...
linux fpga 开发板,香蕉派BPI-F2S ,四核Linux工业级应用的开源硬件开发板,FPGA教学套装...
香蕉派BPI-F2S 是香蕉派团队 and 凌阳科技首次合作开发的一款工业级应用的开发板, 使用SP7021芯片设计.具有高性能,低功耗的特点; 内嵌 Linux Embed 系统,适合于语音图像处 ...
FPGA开发全攻略—— 调试
原文链接: FPGA开发全攻略连载之十三:FPGA实战开发技巧(12) 5.6 大规模设计的调试经验在大规模设计的调试应该按照和设计理念相反的顺序,从底层测试,主要依靠ChipScope Pro 工 ...
全志A40i＋Logos FPGA开发板（4核ARM Cortex-A7）硬件说明书（下）
前言本文档主要介绍板卡硬件接口资源以及设计注意事项等内容,测试板卡为创龙科技旗下的全志A40i+Logos FPGA开发板. 核心板的ARM端和FPGA端的IO电平标准一般为3.3V,上拉电源一般 ...
i.MX6ULL Linux阿尔法开发板硬件与调试
文章目录 1. 硬件 1.1 驱动与开发软件 1.2 拨码开关 2. 调试与测试 2.1 登录开发板 2.2 输入控制 2.2.1 查看按键所对应的输入事件 2.2.2 查看按键触发事件打印信息 2. ...
VHDL编写多功能数字钟，spartan3 FPGA开发板硬件实现-学习笔记
VHDL编写多功能数字钟,spartan3 FPGA开发板硬件实现-学习笔记多功能数字钟硬件测试视频: https://www.bilibili.com/video/av62501230 1.数字钟 ...
FPGA的设计艺术（8）最佳的FPGA开发实践之严格遵循过程
文章目录前言如何花费更少的时间去调试? 为什么使用过程? 需要多少过程? 最小的过程明确需求数字设计方案逻辑设计功能仿真板上验证版本控制编码指南:简短的技术组合,可最大程度地减少错误 ...
【FPGA-F3】阿里云FAAS平台，极大简化FPGA开发部署流程
摘要: 阿里FPGA云服务器平台FaaS(FPGA as a Service)在云端提供统一硬件平台与中间件,可大大降低加速器的开发与部署成本.普惠开发者 FPGA (现场可编程门阵列)由于其硬件并行 ...

FPGA开发要懂得使用硬件分析仪调试——ILA

FPGA开发要懂得使用硬件分析仪调试——ILA相关推荐

最新文章

热门文章