Vivado IP核生成设置
vivado中design with ip相比于ise感觉还是改进了。
首先我们简单介绍一下vivado中design with ip的设计过程:
(1)打开IP Catlog定制自己的IP设计,比如这里我们选择Standard Bus Interface-PCI Express-7 Series Integrated Block for PCIE,然后右键Customize IP,就会出现一个定制IP的界面:
我们根据需要配置就行,接着我们就要产生对应IP的输出文件了,这里输出文件这有很多值得注意的地方。
首先,选择是否Using Core Container,这个设置是在Tool-Project Settings-IP里,Core Container作用是把IP生成的各种文件打包成一个文件存储,等到使用使用IP模块的时候再从.xcix中解析出来就行;如果不使用Core Container,那么最后IP的输出文件各个独立出来,存储也是分开存储。但是不论是不是用Core Container,vivado工程中显示的IP核的结构都是没有什么区别的:
然后,就是生成IP输出文件注意的地方,是选择Global还是Out of context per IP:
vivado默认是第二种,Out of context per IP是指让vivado在综合的时候对IP进行单独综合,生成.dcp文件,然后再工程要用到IP的时候,只需从.dcp文件中解析出对应IP的网表文件即可,而不需对IP进行重新综合,这样的方式可以加快综合的速度;而Gobal选择则是每次工程综合的时候,IP核都会和工程一起综合,这样综合的时间就很长,而且Global选项不会产生.dcp文件,因为工程综合的时候是对IP核的源码进行综合的。
(2)把IP加到自己的工程中,这里假设综合是采用Out of context per IP进行,如果要把IP和加到自己工程中,我们就需要IP核的顶层设计模块,而由于采用Out of context per IP的时候只会输出包含网表的.dcp文件,所以工程用到IP的时候是不会直接调用源码模块的。而是会调用一个*stub.v的Black Box模块,这个模块值包含IP和顶层模块的输入输出定义,工程表面上是调用这个模块,实际上是解析.dcp文件中的网表,这样工程就可以进行综合了。
以上就是design with IP的大致的过程,关于design with IP的仿真,这里暂且不说,以后会总结。
Vivado IP核生成设置相关推荐
- 基于 xilinx vivado 的PCIE ip核设置与例程代码详解
1.概述 本文是用于总结PCIE ip例程的学习成果.主要是从ip的设置,ip核的例程代码构成及其来源两方面介绍pcie的使用情况. 2.参考文档 <pg054-7series-pcie> ...
- 基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解
本文目录 1 概述 2 参考文档 3 GTX的IP设置 3.1 本例程使用环境 3.2 GTX IP界面的设置情况 3.2.1 GTX IP设置第1页 3.2.2 GTX IP设置第2页 3.2.3 ...
- Vivado中IP核生成文件
正像我之前所说的,较XPS的IP核而言,Vivado IP核在创建.打包.使用等各方面都更加简单便捷,同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式,仅使用一个component.xml ...
- Vivado IP核的综合模式:Global以及Out of context的区别理解
提出问题 从接触FPGA生成第一个IP核开始,就遇到一个选择的问题,定制完成IP核后,最有一页会有一个选择综合模式的问题,有两个选择,一个是Global,另一个是Out of Context,是什么意 ...
- vivado ip xdc 和user xdc 编译顺序
参考ug903 p12 报告约束编译顺序 report_compile_order - --------------------------我是分割线哈哈哈---------------------- ...
- 结构化设计向导与IP核生成工具——IP核生成时.xaw与.xco的区别
结构化设计向导(Architecture Wizard)和IP核生成工具(Core Generator)分别是两个独立的模块,可以单独运行,也可以在ISE集成化开发平台中作为一个整体的模块来调用.由于 ...
- AXI 基础第 5 讲-创建 AXI4-Lite Sniffer IP 以在赛灵思Vivado IP Integrator中使用
点击"蓝字"关注我们 引言 在某些情况下,通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的.在本文中,我将为大家演示如何创建基本 AXI4-Lite Sniffer I ...
- 【vivado IP核】第2篇:VIVADO IP库中的FIFO已满继续写入数据会怎样
1 前言 1.1 声明 本文依据个人试验及工作经验整理而成,如有错误请留言. 文章为个人辛苦整理,付费内容,禁止私自转载. 1.2 内容概要 本文主要讲述vivado ip库中FIFO Generat ...
- 计算机网络实验二交换机配置Cisco,思科实验1计算机和交换机的ip地址设置
实验1计算机与交换机IP地址设置 1. 双击HostA, 输入用户名和入口令,键入"?"可以求得帮助. PCA login:root Password:linux 设置 IP : ...
最新文章
- Perl 模块安装遇到的问题解决办法
- 2020双11,Dubbo3.0 在考拉的超大规模实践
- urllib2打开URL(含中文)的问题
- navicat快捷键
- java二叉树生成器_JAVA实现二叉树生成
- 嵌入式开发板01---点亮LED
- 系统功能调用DOS中断INT 21H功能包单字符输入01单字符输出02字符串输入0a字符串输出09
- sqlite数据库主键自增_你绝对不可错过的数据库入门全套内容
- Ubuntu 图形界面入门
- c语言程序的框架以及内容
- 汉字编码对照表(gb2312/unicode/utf8)
- ! [remote rejected] master -> master (pre-receive hook declined)
- iSCSI发起程序找不到iSCSI_Software_Target_33服务的虚拟磁盘解决办法
- vue 百度地图 3d地图
- 读书笔记 - 《上帝的跳蚤》
- 为NanoPi M2 自制Debian镜像
- Android 9.0系统源码_SystemUI(六)滑动锁屏的创建
- 计算机无法转换输入发,电脑无法切换输入法怎么办
- MyHDL中文手册(六)—— RTL建模
- lterator的初体验
热门文章
- 利用STC8G1K08实现的数字信号合成模块
- 关于第十五届全国大学生智能车竞赛 STC 单片机
- 无线数据采集器与计算机系统的连接,WS5、WS6 WiFi无线数据采集器,如何与计算机实现无线远距离采集...
- java sql sum函数的使用方法_SQL常用汇总函数用法说明
- 轻量级web api_10个很棒的JavaScript库,提升Web开发效率
- postmessage 消息接收延迟_微信为什么会突然延迟接收消息?原来是它们搞的鬼!...
- 杭电oj2035c语言答案,杭电oj 2035
- Verilog初级教程(9)Verilog的运算符
- 【 C 】用链表实现堆栈
- 应用PlanAhead进行I/O规划