静态时序分析的概念以及约束的作用理解
何谓静态时序分析(Static Timing Analysis,简称STA)
它可以简单的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的时序模型,针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。
下面举一个最简单的例子来说明时序分析的基本概念。假设信号需要从输入到输出在FPGA内部经过一些逻辑延时和路径延时。我们的系统要求这个信号在FPGA内部的延时不能超过15ns,而开发工具在执行过程中找到了如图4.1所示的一些可能的布局布线方式。那么,怎样的布局布线能够达到我们的要求呢?仔细分析一番,发现所有路径的延时可能为14ns、14ns、16ns、17ns、18ns,有两条路径能够满足要求,布局布线就会选择满足要求的两条路径之一。
附加约束的基本作用:
(1,2为时序约束,3为引脚约束)
1.提高设计的工作频率
对很多数字电路设计来说,提高工作频率非常重要,因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率。
2.获得正确的时序分析报告
几乎所有的FPGA设计平台都包含静态时序分析工具,利用这类工具可以获得映射或布局布线后的时序分析报告,从而对设计的性能做出评估。静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具输出正确的时序分析报告。
3.指定FPGA/CPLD引脚位置与电气标准
FPGA/CPLD的可编程特性使电路板设计加工和FPGA/CPLD设计可以同时进行,而不必等FPGA/CPLD引脚位置完全确定,从而节省了系统开发时间。这样,电路板加工完成后,设计者要根据电路板的走线对FPGA/CPLD加上引脚位置约束,使FPGA/CPLD与电路板正确连接。另外通过约束还可以指定IO引脚所支持的接口标准和其他电气特性。为了满足日新月异的通信发展,Xilinx新型FPGA/CPLD可以通过IO引脚约束设置支持诸如AGP、BLVDS、CTT、GTL、GTLP、HSTL、LDT、LVCMOS、LVDCI、LVDS、LVPECL、LVDSEXT、LVTTL、PCI、PCIX、SSTL、ULVDS等丰富的IO接口标准。另外通过区域约束还能在FPGA上规划各个模块的实现区域,通过物理布局布线约束,完成模块化设计等。
直接原文链接已无法追踪。。。
静态时序分析的概念以及约束的作用理解相关推荐
- 静态时序分析——基础概念
一.简述 静态时序分析是检查系统时序是否满足要求的主要手段.以往时序的验证依赖于仿真,采用仿真的方法,覆盖率跟所施加的激励有关,有些时序违例会被忽略.此外,仿真方法效率非常的低,会大大延长产品的开发周 ...
- FPGA静态时序分析基本概念
1.1延迟因素 第一,FPGA芯片内部的一些固有延迟,包括建立时间Tsu.保持时间Th和数据存入寄存器到输出管脚时间Tco,这些时间是由FPGA芯片决定的,不同的FPGA芯片这些延迟时间不一样.(如图 ...
- FPGA之道(80)静态时序分析(六)常用时序约束介绍(基于ISE的UCF文件语法)
文章目录 前言 常用时序约束介绍 时序环境约束 分组时序约束 TNM TNM_NET TIMEGRP 常用时序约束 周期约束 输入时钟周期约束 内部时钟周期约束 关联时钟周期约束 差分时钟周期约束 输 ...
- 数字IC设计学习笔记_静态时序分析STA_ STA基本概念
数字IC设计学习笔记 STA基本概念 1. STA基本概念 2. 时序弧概念 Timing Arc 3. 建立时间和保持时间概念 4. 时序路径概念Timing Path 5. 时钟域概念clock ...
- 静态时序分析(STA)—— 基本概念
目录 1.时序弧 1.1.单元延时 1.电平转换延时 2.逻辑门延时 2.建立.保持时间 2.1.建立时间 2.2.保持时间 3.时序路径 4.时钟域(CD) 5.操作条件 参考说明 前面几篇讲述了 ...
- FPGA时序约束篇之时序分析与时序约束的作用
FPGA时序约束篇之时序分析与时序约束的作用 一.写在前面 二.名词解释 三.举个栗子 3.1 降低时钟频率 3.2 提升时钟频率 END 一.写在前面 在每个初学者学习FPGA设计时,都会听前辈 ...
- 静态时序分析简明教程(四)]时钟常规约束
STA的时钟常规约束 一.写在前面 1.1 快速导航链接· 二.时钟的特征 三.create_clock 3.1 定义时钟周期 3.2 标识时钟源 3.3 命名时钟 3.4 指定占空比 3.5 同源多 ...
- 静态时序分析简明教程(五)]生成时钟的sdc约束方法
生成时钟的sdc约束方法 一.写在前面 1.1 快速导航链接· 二.生成时钟 2.1 标识时钟源 2.2 时钟命名 2.3 设定生成时钟的特性 2.3.1 -edges 2.3.2 -divide_b ...
- delay 芯片时序output_【第二章 STA概念 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍CMOS技术的基础知识以及执行静态时序分析所涉及的术语. 2.1 ...
最新文章
- Linux学习笔记13:把网卡名字都修改成eth*
- 检查用户显示器的分辨率
- java 文本压缩_[Java基础]Java使用GZIP进行文本压缩
- 高等数学第七版-习题解答:总复习3
- SAP Spartacus SimpleResponsiveBannerComponent url 的数据源
- c++语言常用语句,c++语言词汇.doc
- 【Python五篇慢慢弹】快速上手学python
- 我的世界java骷髅马_我的世界:骷髅马材质更新,老MC教你获得骷髅马技巧,萌新:真好...
- javascript 一次开发,多平台运行
- C语言中的函数(详解)
- JAVA 类和对象的实例
- 帕累托法则(Pareto Principle)、二八定律、帕累托定律、最省力法则、不平衡原则、犹太法则、马特莱法则
- Convex Optimization 读书笔记 (2)
- 【计算机网络】根据IP地址计算网络地址
- android java调用参数,如何从命令行调用Android JNI函数并传递Java对象参数
- 微信小程序一个你可能需要的功能
- install xmms
- 【12月学习进度3/31—计算机图形学期末准备01】拉格朗日插值 + 三次Hermite插值
- selenium打不开google的问题
- 在x86服务器上 搭建基于docker的arm64程序编译和运行环境
热门文章
- 转载~vim配置文件
- 一起谈.NET技术,asp.net控件开发基础(20)
- 为什么static成员必须在类外初始化
- 重复提交版本之后该采取的测试策略
- 西电计算机组装实验报告,西电模电实验报告(共7篇).docx
- 不符合核销规则条件_1136家建筑企业资质核查不符合条件,复查合格率仅50
- jmeter 导入java_8. Jmeter导入jar包
- 三维动画属于计算机专业吗,三维动画设计专业属于文科还是理科
- oracle开发数据库试题,Oracle_开发数据库试题.doc
- TEASOFT辅助服务程序UDPCopy 功能介绍