遇见BUG（4）不要默认电平标准！
纠错是一个很考验耐心与运气的事情，有时候真的让你怀疑人生。
最近，我再做一个SRIO以及Auraro 通信的事情，使用了Xilinx提供的例程，可是就是这个看似权威的例程，出现了一些让我感觉“莫名其妙”的错误，搞得一头雾水。
今日，就讲讲这个错误是如何解决的吧。
错误一：
[DRC NSTD-1] Unspecified I/O Standard: 10 out of 16 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: led0[7:0], sys_rst, and sim_train_en.
[DRC UCIO-1] Unconstrained Logical Port: 16 out of 16 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all pin locations. This design will fail to generate a bitstream unless all logical ports have a user specified site LOC constraint defined. To allow bitstream creation with unspecified pin locations (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks UCIO-1]. NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: led0[7:0], sys_clkp, sys_clkn, sys_rst, srio_rxn0, srio_rxp0, srio_txn0, srio_txp0, and sim_train_en.
这里的提示看起来吓死个人，但是稍微有点Vivado调试经验的人，就会明白这是引脚约束的问题，看第一个：Unspecified I/O Standard
这意思是未指定IO电平标准，打开Implementation中的IO Planning看看是否如此：
确实如此，那么我们改正它：
改好保存下即可。
刚刚只是改了其中之一的提示，看看另一个提示：
Unconstrained Logical Port
同样，它的意思是未约束的逻辑端口。
这就奇了怪了，也是令我糊涂到写这篇博文之前的一个问题，我明明给了各个逻辑端口位置约束了呀，在之前的几天，我始终不知这到底是什么问题，我甚至怀疑Vivado不智能，乱jr提示。
哈哈，此刻明白，虽然约束了位置，但是你并没有选择FIXed呀。
这就像你做了约束，让你确定一样，你没有确定，自然不算。
选择之后，保存下，生成bitstream试下。
如果没有其他错误，按理说，这个问题已经解决了。
还有一种错误提示，在这里做出解释：
[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted:
<encrypted cell> (<encrypted cellview>)
<encrypted cell> (<encrypted cellview>)
<encrypted cell> (<encrypted cellview>)
If a new IP Core license was added, in order for the new license to be picked up, the current netlist needs to be updated by resetting and re-generating the IP output products before bitstream generation.
这是使用高速串口IP常出现的问题，原因是使用了加密的IP核，Xilinx对这些“核心技术”提供了限制，使用这些IP核必须付费，当然网上也有各种乱七八糟的破解License，但是真的管用吗？
还真管用！厉害厉害。
遇见BUG（4）不要默认电平标准！相关推荐
- RS232 RS485 串口 电平标准
RS-232 个人计算机上的通讯接口之一,由电子工业协会(Electronic Industries Association,EIA) 所制定的异步传输标准接口.通常 RS-232 接口以9个引脚 ( ...
- 单片机程序配置成开漏输出_改变单片机IO口默认电平
c51单片机上电后io口默认的电平默认都是高电平,因为只不过P0没有内部上拉电阻,是弱上拉,不加外部上拉电阻的话只能驱动外部的门电路.P1到P3都有上拉电阻,是强上拉,可以直接驱动外部的接口电路. 改 ...
- USB总线电平标准、USB总线状态、USB总线信号详解
目录 1.USB总线电平标准 2.USB总线状态 3.USB总线信号 3.1 SOP信号 3.2 EOP信号 3.3 Reset信号 3.4 Suspend信号 3.5 Resume信号 3.6 SY ...
- 高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术
文章目录 前言 物理信号 预加重 差分传输线 参考资料 前言 对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xil ...
- FPGA之道（3）数字系统之间的接口电平标准
文章目录 前言 双阈值标准 TTL LVTTL LVTTL3V3 LVTTL2V5 CMOS LVCOMS LVCOMS3V3 LVCOMS2V5 LVCOMS1V8 LVCOMS1V5 LVCOMS ...
- STM32 调试脚上电默认电平
问题背景 首先简述遇到此问题的情况.在某一个项目上,硬件上设计了MCU可以将电池供电部分的供电开关断开,目的是在出厂时需要充好电池的电并且处于关电状态防止电池放电,而这个控制脚恰好是PB4,实测在仅由 ...
- 以太网口差分电平_高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术...
前言 物理信号 预加重 差分传输线 参考资料 前言 对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xilinx的G ...
- 常用逻辑电平标准总结
写在前面: 本文章旨在总结备份.方便以后查询,由于是个人总结,如有不对,欢迎指正:另外,内容大部分来自网络.书籍.和各类手册,如若侵权请告知,马上删帖致歉. 文章目录 要了解逻辑电平的内容,首先要知道 ...
- 各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）
ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称 与TTL电路 不同,ECL电路的最大特点是其基本门电路工作在非饱和状态 所以,ECL电路的最大 优点是具有相当高的速 ...
最新文章
- 开始了大概三四天的Rails学习之路
- 1099 Build A Binary Search Tree (30 分)【难度: 一般 / 知识点: 建立二叉搜索树】
- java加密文件夹_使用java.util.zip压缩文件夹，支持加密,增加描述
- Linux wifi连接桌面,【已解决】Arch linux 安装之后在deepin桌面环境下使用networkmanager连接wifi 出现间歇性重连的情况...
- spring 事务隔离级别和传播行为_Spring事务的传播行为案例分析
- 找出不是两个数组共有的元素
- 人人开源 VUE项目报错./src/assets/scss/index.scssModule build failed: Error: ENOENT: no such file or direct
- HTML元素 - input type=hidden
- 《Scikit-Learn与TensorFlow机器学习实用指南》第7章 集成学习和随机森林
- 基于SU的快速傅里叶变换（FFT）
- 初识——信息安全等级保护
- DevOps 转型，只有工具是远远不够的！
- 关于含光 800，这里有你想要的一切答案！
- Zabbix 配置钉钉告警功能
- 需求变更，产品经理的良心也会痛！
- 九阳豆浆机各型号字母数字代表的意思
- 芯片解密什么是物联网芯片，与普通芯片有什么不同？
- Win10DIY篇：Win10自制纯白图标。（完整版教程）
- Mind+实例1——智慧农场
- 阿里云服务器购买完整流程
热门文章
- 分享Silverlight/WPF/Windows Phone/HTML5一周学习导读(4月16日-4月22日)
- mysql字符串相加函数concat()
- tomcat乱码怎么解决_PDF转word乱码怎么办？解决方法如此简单！
- android+qq换肤实现,QMUI 换肤 · Tencent/QMUI_Android Wiki · GitHub
- css设置标题边框,css 如何让文字标题显示在边框上？
- float gpu 加速_tensorflow - GPU 加速
- 知道这 20 个正则表达式，能让你少写 1,000 行代码
- mysql 行锁 超时_技术分享 | MySQL 行锁超时排查方法优化
- mysql select a b_MySQL-mysql中，select a,b 与 select *效率到底差多少？
- 第十五届全国大学生智能汽车竞赛华北赛区比赛