FPGA之道(3)数字系统之间的接口电平标准
文章目录
- 前言
- 双阈值标准
- TTL
- LVTTL
- LVTTL3V3
- LVTTL2V5
- CMOS
- LVCOMS
- LVCOMS3V3
- LVCOMS2V5
- LVCOMS1V8
- LVCOMS1V5
- LVCOMS1V2
- LVDS
- RS232
- RS485
- 不同标准之间能否混连?
前言
我们在对FPGA项目进行约束的时候,常常看到这样的电平标准,例如LVCOM18,LVCOS25,LVDS,LVDS25等等,其实这些都是一系列的电平标准,为了更加深刻地理解电平标准,下面摘选自《FPGA之道》这本书对于电平标准的讲解来理解。
双阈值标准
所谓的双阈值标准,是针对数字电路而言,数字电路表示电平的只有1和0两个状态,在实际的电路中,需要约定什么样的电压为1,什么样的电压为0。数字电路中的双阈值是这样定义的,例如TTL接口电平标准:
对于输出端,状态1的电压要求为大于等于2.4V,状态0的电压要求为小于等于0.5V;
对于输入端,状态1的判定要求为大于等于2.0V,状态0的判定要求为小于等于0.8V;
也就是需要大于某一个阈值表示电平1,小于某一个阈值表示电平0.
下面详细介绍一些接口电平标准:
TTL
TTL是Transistor-Transistor Logic的英文缩写,从其命名就可以看出,这种接口电平标准的初衷是用于基于三极管结构的数字系统之间的。
工作于TTL接口标准下的数字电路,其内部有源器件的标准电源供给应为5V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于2.4V,状态0的电压要求为小于等于0.5V;
对于输入端,状态1的判定要求为大于等于2.0V,状态0的判定要求为小于等于0.8V;
对比输出、输入端的电压要求,可以看出输出端的电压输出要求要比输入端的双阀值判定标准更加严格,这样做主要是考虑到噪声的干扰以及电信号在输出与输入间的传递速度,从而让双阀值判定标准更加的可靠。
LVTTL
由于2.4V与5V之间还有很大空间,这对改善噪声干扰并没有什么明显的好处,而且还会增加系统的功耗,并且由于数字状态1、0之间电平相差较大,还会影响到数字电路的响应速度。因此后来就把TTL的电压范围进行了一些压缩,从而形成了LVTTL——Low Voltage Transistor-Transistor Logic,也即低压TTL电平标准。以下介绍两种目前常用的LVTTL标准:
LVTTL3V3
LVTTL3V3的意思,即其内部有源器件的标准电源供给为3.3V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于2.4V,状态0的电压要求为小于等于0.4V;
对于输入端,状态1的判定要求为大于等于2.0V,状态0的判定要求为小于等于0.8V;
对比输出、输入端的电压要求可知,为了保证双阀值判定的稳定性和抗噪性,输出端的电压要求仍比输入端的双阀值判定标准要严格,这点对于所有的数字系统接口标准是一样的,以后不再赘述。
LVTTL2V5
LVTTL2V5的意思,即其内部有源器件的标准电源供给为2.5V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于2.0V,状态0的电压要求为小于等于0.2V;
对于输入端,状态1的判定要求为大于等于1.7V,状态0的判定要求为小于等于0.7V。
CMOS
CMOS是Complementary Metal Oxide Semiconductor的英文缩写,从其命名就可以看出,这种接口电平标准的初衷是用于基于NMOS、PMOS组成的MOS管结构的数字系统之间的。
工作于CMOS接口标准下的数字电路,其内部有源器件的标准电源供给为5V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于4.45V,状态0的电压要求为小于等于0.5V;
对于输入端,状态1的判定要求为大于等于3.5V,状态0的判定要求为小于等于1.5V。
CMOS与TTL接口相比,有了更大的噪声容限,并且其输入阻抗也远大于TTL输入阻抗。
LVCOMS
同TTL一样,鉴于功耗和响应速度的考虑,CMOS也同样衍生出了LVCMOS接口标准,并且由于MOS管相对于三极管的导通门限更加低,因此LVCMOS比LVTTL更容易使用较低的电压进行通信。以下介绍几种目前常用的LVTTL标准:
LVCOMS3V3
LVCMOS3V3的意思,即其内部有源器件的标准电源供给为3.3V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于3.2V,状态0的电压要求为小于等于0.4V;
对于输入端,状态1的判定要求为大于等于2.0V,状态0的判定要求为小于等于0.7V。
LVCOMS2V5
LVCMOS2V5的意思,即其内部有源器件的标准电源供给为2.5V,输出、输入情况如下:
对于输出端,状态1的电压要求为大于等于2.0V,状态0的电压要求为小于等于0.4V;
对于输入端,状态1的判定要求为大于等于1.7V,状态0的判定要求为小于等于0.7V。
LVCOMS1V8
LVCMOS1V8的意思,即其内部有源器件的标准电源供给为VCC=1.8V,当然这是有一定容忍度的,不过与之前介绍的电平标准不同,这个容忍度会影响它的输出、输入情况,介绍如下:
对于输出端,状态1的电压要求为大于等于VCC-0.45V(若VCC精确等于1.8V,则为1.35V),状态0的电压要求为小于等于0.45V;
对于输入端,状态1的判定要求为大于等于0.65倍的VCC(若VCC精确等于1.8V,则为1.17V),状态0的判定要求为小于等于0.35倍的VCC(若VCC精确等于1.8V,则为0.63V)。
LVCOMS1V5
LVCMOS1V5的意思,即其内部有源器件的标准电源供给为VCC=1.5V,它的容忍度也会影响到其输出、输入情况,介绍如下:
对于输出端,LVCMOS1V5没有明确的要求,但是肯定是状态1越接近VCC越好,状态0越接近0V越好;
对于输入端,状态1的判定要求为大于等于0.65倍的VCC(若VCC精确等于1.5V,则为0.975V),状态0的判定要求为小于等于0.35倍的VCC(若VCC精确等于1.5V,则为0.525V)。
LVCOMS1V2
LVCMOS1V2的意思,即其内部有源器件的标准电源供给为VCC=1.2V,它的容忍度也会影响到其输出、输入情况,介绍如下:
对于输出端,LVCMOS1V2也没有明确的要求,但是肯定是状态1越接近VCC越好,状态0越接近0V越好;
对于输入端,状态1的判定要求为大于等于0.65倍的VCC(若VCC精确等于1.2V,则为0.78V),状态0的判定要求为小于等于0.35倍的VCC(若VCC精确等于1.2V,则为0.42V)。
LVDS
LVDS是Low Voltage Differential Signaling的缩写,即低压差分信号,其输入、输出与之前所介绍的接口电平都不同,它需要通过两根线来完成通信。其工作原理如下图所示:
上图左部为LVDS输出端,其内部有一个恒流源IS,大约恒定输出3.5-4mA的电流值。最右边的Vout接入LVDS的输入端,而在靠近输入端的地方并联接入一个阻值为100欧的匹配电阻R。通过改变上图双刀双掷开关的位置,而改变差分线上电流的方向,以此来表示数字状态0和1,因此,接收端的差分线上将会由于电流方向的不同而表现出来±350mV的差分电平,并依次作为数字状态的判定依据。上图右侧还有一个直流偏置电压源VS,这主要是用来说明Vout的两端其实一般都是正电压的,实际电路中并没有该项。
由于LVDS的电压摆幅仅有350mV左右,电流也仅有3.5mA左右,而且又是差分传输,因此具有高速、超低功耗、低噪声和低成本等优良特性。
RS232
RS232是美国电子工业协会EIA(全称为Electronic Industry Association)制定的一种串行物理接口标准。RS是Recommended Standard的缩写,中文意思为推荐标准,232为标识号。RS232总线标准共设有25条信号线,这里我们仅讨论其数字电平接口判定标准。
RS232的标准电源供给为±12V或±15V,状态1的电压要求为-15V到-3V之间,状态0的电压要求为3V到15V之间。
RS485
RS485相当于RS232的升级版,与LVDS类似,RS485也是采用差分的形式来传递信息(不过RS485是真的传了两路电压信号过去),因此抗干扰性要优于RS232。这里,我们同样仅关心其数字电平接口判定标准。
RS485的状态1,其两线之间的电压差要求为2V到6V之间;状态0,其两线之间的电压差要求为-6V到-2V之间。
不同标准之间能否混连?
上面介绍了多种数字系统之间的接口电平标准,通常在使用的时候,还是强烈建议大家为数字系统接口的双方选择一致的标准。不过有时候受限于两方的一些配置情况,可能并不能找出统一的电平标准来进行通信,那么此时,是不是除了设计接口转换电路板以外就没有别的方法了呢?并不是的,其实,有些不同的接口电平标准是可以兼容的。
首先单端和差分是不可能兼容的,因为从物理连线上它们就不一样。但是对于同种类的接口,如果A电平标准的输出符合B电平标准的输入,那么就称A的输出可驱动B的输入,如果反之亦然,那么称A、B两种电平标准可相互驱动。
例如,CMOS的输出是可以驱动TTL输入的,但是反之则不行,因为TTL的状态1输出仅为大于等于2.4V,并不能达到CMOS判决状态1所需要的大于等于3.5V;但是LVTTL3V3和LVCMOS3V3却可以相互驱动,因为它们的输出都能满足彼此的输入判定要求。
FPGA之道(3)数字系统之间的接口电平标准相关推荐
- FPGA之道——数字系统之间的接口电平标准
文章目录 前言 双阈值标准 TTL LVTTL LVTTL3V3 LVTTL2V5 CMOS LVCOMS LVCOMS3V3 LVCOMS2V5 LVCOMS1V8 LVCOMS1V5 LVCOMS ...
- FPGA之道(58)关于外界接口的编程思路
文章目录 前言 关于外界接口的编程思路 按传递方向分类 输入接口 输出接口 双向接口 原理简介 工作模式 主从模式 对等模式 简单示例 按电气特性分类 单端接口 差分接口 无线接口 按功能特性分类 时 ...
- 由降低系统之间的接口维护和升级的成本想到的。。。
在过去的2013年里,公司人员更替现象比较常见,由于人员更替频繁,导致工作之间的交接出现一些断层的现象. 尤其是系统之间的接口这块,有些接口涉及到的对应的2个系统的相关开发人员都离职了,在交接时又不能 ...
- FPGA之道(84)功能仿真之Verilog Test Fixture
文章目录 前言 Verilog Test Fixture "Hello world"之Verilog Test Fixture 待仿真设计 仿真示例 示例详解 仿真结果 继承描述语 ...
- FPGA之道(83)功能仿真之仿真语法(Graphic Waveform )
文章目录 前言 仿真语法 Graphic Waveform 数字波形简介 从实际到仿真 实际系统检测 软件仿真模拟 "Hello world"之Graphic Waveform 待 ...
- FPGA之道(73)设计方法学与FPGA程序设计的境界
文章目录 前言 设计方法学讨论 FPGA程序设计的境界 前言 本文节选自<FPGA之道>. 设计方法学讨论 当实现一个FPGA项目时,我们的主要工作其实不是敲击键盘编写出华丽丽的HDL代码 ...
- FPGA之道(72)提高设计的综合性能(四)提高设计的移植性与保密性
文章目录 前言 提高设计的移植性 保持良好的代码风格 按照硬件依赖性区分代码 少使用专有IP核 提高设计的保密性 动态配置参数法 采用具有保密性的技术 前言 本文节选自<FPGA之道>. ...
- FPGA之道(69)提高设计的综合性能(一)提高设计的鲁棒性
文章目录 前言 提高设计的鲁棒性 一些影响设计正常工作的原因 非法输入 环境干扰 应对方法之输入预处理 应对方法之RAM替换FIFO 应对方法之状态机超时跳转 应对方法之三模冗余 应对方法之全局复位 ...
- FPGA之道(63)“万能”的查表法
文章目录 前言 "万能"的查表法 正弦波发生器示例 前言 又好几天没更新了,这就是又停止了读书的节奏,终于在毕业论文可以稍微舒缓下来的时候更新了博客,完成一个系列,读完一本书等等都 ...
最新文章
- 数据结构(队列实现篇)
- 诺丁汉大学高级计算机科学,诺丁汉大学博士生奖学金介绍
- 微信小程序开发02-小程序基本介绍
- 【IT资讯】编程语言面临重新洗牌,这六种要凉凉
- Django的外键创建
- js date转成 时间字符串_秋招快要开始了,前端笔试中的坑位-JS隐式转换问题
- Android UI布局—— 仿QQ登录界面
- 微信手机 WeOS 的可行性到底有多大?
- can't find which disk is full
- webstorm主题更换和webstorm汉化
- Cisco命令大全(清除配置和恢复口令)
- 深信服 adesk linux 客户端,Sangfor-aDesk巡检工具(深信服桌面云智能交付巡检助手)V2.1 正式版...
- 从PXE启动安装Linux
- 洛谷4173(fft带通配符字符串匹配)
- discuz招商加盟门户整站模板
- 如何移除Office 365标题栏上的账号信息
- Adobe Acrobat XI经验总结(更于2022.5.11)
- 教女朋友学数据分析——可视化库Seaborn
- 鼎普计算机保密检查系统,敏感电子信息集中管控平台系统
- win10 无法打开网络计算机,win10系统访问网上邻居电脑进不去怎么办_win10不能访问网上邻居电脑怎么办...
热门文章
- 推出应用加速器 伟库网为用户应用体验上保险
- 转:ASP.NET程序中常用小技巧
- 背景se_SE新作《先驱者》首个内容预告 定于2020年圣诞发售
- linux 快捷matlab_Linux命令 笔记(一)
- 2015二级c语言题库,2015年计算机二级C语言测试题及答案(9)
- python 动画场景_Python GUI教程(十五):在PyQt5中使用动画
- python简笔画绘制 数据驱动绘图_pytorch visdom可视化工具学习—2—详细使用-2-plotting绘图...
- jquery--call()amp;apply()函数
- linux 安装包 在此作用域中尚未声明_Linux运行go项目报错:copy_file_range: bad file descriptor...
- autohold有什么弊端吗_自动驻车真的好用吗?很多车主不敢用,实车演示正确用法很简单...