FPGA中IBERT 核的应用(二)

IBERT使用手册

使用环境：ise 14.4 +VirtexFLG 2000T -1925 -2c

1 IBERT简介
　　IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具，具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能，支持所有的高速串行标准，包括：PCI Express、RapidIO、千兆以太网、XAUI等。使用IBERT核测试，只需通过JTAG接口下载设计并测试硬件，无需额外的管教和接口；大幅缩减了高速串行接口测试场景的建立和调试时间，是高速串行接口开发中理想的调试工具。

2生成IBERT核

选择IBERT核

需注意的是，IBERT核只能作为一个独立的设计，不可在用户设计中例化，因此需要勾选Generate Bitstream using ISE Tools，在例化IBERT核的时候就可以生成bit文件了。时钟选项根据电路板上时钟来选择如果时钟来自于GTX的专用时钟管脚，那么无需勾选Use External clock source。Silicon Version根据FPGA芯片自身版本来选择。如果是用的工程样片就选择Initial ES或者General ES，如果是量产的成熟产品就选择production。

GT clocking mode selection

选择2个通道112和113，每个通道有4个channel。

Number of Protocols 如果设计所有通道跑一个速度的话，选择1就可以了。

GT count: 必须与channel数量一致，比如只例化了一个通道中2个channel，那么GT count就为2

Max Rate 根据你的需求选择

Quad PLL 如果Max Rate> 6G的话，那必须勾选Quad PLL

因为上面protocol 数目只等于1，故此处所有的channel只有一个速率。

Refclk source一定要和硬件工程师沟通知道时钟是连接到哪一个QUADS的哪一个channel上的专用refclk。相邻3个QUAD可以合用中间QUAD的某一个channel上的refclk。此例QUAD112和QUAD113共用QUAD112上channel0上clk。因为是8G的速率故后面的QUAD PLL全部勾选。

此处GTX Source选用112通道的时钟

总结

3 生成bin文件

注意IBERT核默认是生成bit文件，如果需要生成bin文件的话需要修改ise14_4\gtx\ipcore_dir\chipscope_ibert\implement \implement.sh文件。

STEP1:在implement.sh中添加 –g Binary:Yes

STEP2: 执行刚才修改的implement.sh文件

FPGA中IBERT 核的应用(二)相关推荐

FPGA中ROM IP与RAM IP核配置与调用
目录一.ROM IP核 1.简介 2.创建立初始化文件 3.配置 4.调用 4.1 整体设计 4.2 编写rtl代码: 4.3 仿真验证二.RAM IP核 1.简介 2.配置 3.调用 3.1 整 ...
FPGA中如何使用加法器IP核设计累加器
使用加法器IP核设计累加器前言一.顺序累加器设计二.滑动累加器设计总结前言在之前的一个项目中,我的工程一部分运算中主频达到了400MHz时钟.当时的运算需要用到cnt累加器,但是在最后的综 ...
FPGA中DDR3 mig核的时钟以及带宽说明
FPGA中MIG IP核配置页面如下图所示. 图中①为DDR3的工作时钟,即DDR3接口端速率时钟:②为用户端时钟配置,分别可配置为DDR3工作时钟的1/2和1/4:③为DDR3接口端的宽度.④为用户 ...
（53）FPGA基础编码D触发器（二）
(53)FPGA基础编码D触发器(二) 1 文章目录 1)文章目录 2)FPGA入门与提升课程介绍 3)FPGA简介 4)FPGA基础编码D触发器(二) 5)技术交流 6)参考资料 2 FPGA入门与 ...
FPGA学习笔面试记录（二）——FPGA基础
这里我罗列了一个学习思维导图,笔面试过程中遇到的问题,大都涵盖在内,可以参考.基础知识记录如下: 目录 FPGA部分 1.典型FPGA的开发流程 2.FPGA内部资源包括哪些及作用? 3.查找表LUT ...
基于PCIe的NVMe协议在FPGA中实现方法
NVMe协议是工作在PCIE的最上层协议层的,故需要先搞清楚PCIE.本文基于Xilinx的UltraScale+,开发工具为Vivado2021.2.学习中以spec为主,其它资料辅助参考(重点介绍 ...
PLL锁相环原理以及Altera FPGA的IP核实现
文章目录前言一.PLL锁相环功能核原理 1. 锁相环功能 2. 锁相环原理[1] 二.Altera的FPGA调用IP核实现后续补充总结参考文献前言本文主要介绍了锁相环的原理,以及适用Al ...
FPGA中值滤波实现并Modelsim仿真，与MATLAB中值滤波进行对比
文章目录一.中值滤波算法二.FPGA实现中值滤波 2.1 3*3窗口的生成 2.2 排序模块 2.3中值滤波模块 2.4 整体RTL图三.modeslim仿真四.matlab中值滤波五.效果 ...
FPGA中实现对数运算
FPGA中实现对数运算主要有三种方法: (1)在外部直接算好对数值,按照数值范围做个表,存在ram里,到时候查表.为了减少表深度,提高资源利用率,可以考虑去掉部分低位数值,损失一定的精度. (2)使用 ...

FPGA中IBERT 核的应用(二)

FPGA中IBERT 核的应用(二)相关推荐

最新文章

热门文章