【 Verilog HDL 】Verilog 迭代连接运算符

Verilog HDL中有一个特殊的连接符号——“{}”，（上次看华为面试题也有这个简单的选择题），称为迭代连接运算符，顾名思义，它兼具迭代和连接的双重功效，如下：

（1）连接功能

该运算符号的第一个基本功能就是连接功能，能够将若干个寄存器或者线网类型的变量首尾连接起来组成一个位宽更大的变量。例如：

wire a = 1'b1;
wire [2:0] b = 3'b001;
wire [3:0] c = {a, b}; // c = 4'b1001;

（2）迭代功能

迭代功能是该运算符号的第二个基本功能，它能够把一个变量复制多次，然后首尾连接起来组成一个位宽更大的变量。例如：

wire [1:0] a =2'b10;
wire [7:0] b = {4{a}}; //b = 8'b10101010;

注意，最外层的那个大括号{}是不能省略的！里外两层大括号是语法的必须要求！因为上述赋值其实相当于：

wire [7:0] b ={a,a,a,a};
//如果省略了，相当于如下：
wire [7:0] b = a,a,a,a;//不伦不类

所以，里层的大括号完成的是多次复制，而外层的大括号完成的是连接功能，两层大括号配合起来才完成了迭代功能。

（3）混合功能

所谓混合功能就是既有迭代又有连接的功能，如下：

wire a = 1'b1;
wire [2:0] b = 3'b011;
wire [7:0] c = { {5{a}}, b }; //c = 8'b11111_011

注意，要保证迭代的完整性，不能写成：

c = { 5{a}, b };

即使你看起来也行呀，其实也不行，会导致编译出错。

上述例子是先迭代再连接，也可以先连接再迭代，如下：

wire [7:0] d = {2{a,b}}; // d = 8'b1011_1011;

最后，迭代连接运算符除了可以操作变量外，还可以操作常量，例如：如果我们要给一个64bit的线网向量赋值一个64bit的常量，我们可以这么做：

wire [63:0] a = 64'bF9F9F9_A8A8A8A8A8;
//可以利用迭代写成：
wire [63:0] a = 64'b{ {3{8'hF9}}, {5{8'hA8}} };

【 Verilog HDL 】Verilog 迭代连接运算符相关推荐

Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
文章目录前言一.单目运算符.双目运算符和三目运算符二.位运算符三.逻辑运算符四.缩减运算符五.总结前言我们在学习和理解Verilog HDL中的一些运算符的意义时,可能会对一些运算符的 ...
Verilog HDL 总结（1）
Verilog HDL 复习总结 1. Verilog 语法的基础概念 1.1 Verilog模块的基本概念 1.2 Verilog用于模块的测试 2. Verilog的基本语法 2.1 模块的结构 ...
爆肝4万字❤️零基础掌握Verilog HDL
文章目录 0.前言 1.Verilog HDL简介 1.1 什么是Verilog HDL 1.2 verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ 1.3 为什么要使用verilog ...
【数字逻辑与EDA技术】verilog HDL语法-期末考试重点总结
一.相关术语 BST(Boundary Scan Test)边界扫描测试 CAD(Computer Aided Design) 计算机辅助设计 CAE(Computer Aided Engineeri ...
（57）Verilog HDL选择运算符：？
(57)Verilog HDL选择运算符:? 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL选择运算符:? 5)结语 1.2 FPGA简介 FPG ...
Verilog HDL——运算符
1.1 逻辑运算符在Verilog HDL语言中有三种逻辑运算符: 1)&&逻辑与: 2)|| 逻辑或: 3)! 逻辑非. "&&"和" ...
关于Verilog HDL的一些技巧、易错、易忘点（不定期更新）
本文记录一些关于Verilog HDL的一些技巧.易错.易忘点等(主要是语法上),一方面是方便自己忘记语法时进行查阅翻看,另一方面是分享给大家,如果有错的话,希望大家能够评论指出. 关键词: ·技巧篇 ...
设计sample语言的语法_Verilog语法之〇：Verilog HDL简介
本文首发于微信公众号"花蚂蚁",想要学习FPGA及Verilog的同学可以关注一下. 众所周知,学习FPGA必须首先掌握一门硬件描述语言,所以我为初学者小白们将Verilog语法进 ...
五分钟快速过完Verilog HDL基本概念(1)
Verilog既是一种行为描述的语言也是一种结构描述语言.Verilog模型可以是实际电路的不同级别的抽象.这些抽象的级别包括: 系统级(system):用高级语言结构实现设计模块的外部性能的模型. ...

【 Verilog HDL 】Verilog 迭代连接运算符

【 Verilog HDL 】Verilog 迭代连接运算符相关推荐

最新文章

热门文章