IC设计中时钟偏斜对延时的影响

1. 什么是时钟偏斜

芯片实际工作中，时钟并不是同时到达各个时序元件，在到达时间上又某种不确定性，因而可能减少用于计算的时间。
如下图所示：图中加粗clk线表示时钟可能最迟到达的时间。斜阴影线(hashed line)表示由于时钟偏斜，时钟可能提早达到的时间范围。

2.时钟偏斜对延时的影响

在以触发器为基础的系统中对于最大延时约束，最坏情形发生在发送触发器接收的是最迟到达的时钟(上升沿)，而接收触发器接收到的是最早到达的下一个时钟(上升沿)。在这种情形中，时钟偏斜将作为时序开销从可以用于计算的时间中减去。对于最小延时约束，最坏情形发生在发送触发器接收到的是早到达的时钟(上升沿)，而接收触发器接收的是迟到达的时钟，在这种情形中，时钟偏斜实际上相当于增加了系统的保持时间。如上图所示：

IC设计中时钟偏斜对延时的影响相关推荐

数字IC设计——跨时钟域篇1（时钟域）
数字IC设计--跨时钟域篇1 一.时钟域概要 1. CDC介绍 CDC(clock domain crossing)检查(跨时钟域的检查)是对电路设计中同步电路设计的检查.非同步时钟没有固定的相位关系 ...
数字IC设计中ECO的那些事，其实并不是事
数字IC设计中ECO的那些事,其实并不是事! 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 点击标题下「蓝色微信名」可快速关注刚好最近一直在忙着芯片的测 ...
IC设计Linux设置文件夹颜色,IC设计中常用的Linux命令
一个合格ICer,必需要熟练掌握常用的Linux命令.今天来介绍一下IC设计中常用的Linux命令.(管理员相关的命令后面另写一篇文章.) Linux常见命令一览文件及目录操作 cd pwd l ...
IC设计中如何用PTPX分析功耗
PrimeTime PX(Power Analysis) userguide阅读笔记 IC设计中的功耗分析的流程 PrimeTime-PX功耗分析总结低功耗设计 synopsys官方参考文档:pri ...
数字IC设计中为什么要避免锁存器(Latches)
数字IC设计中为什么要避免锁存器(Latches) 上学时,老师说判断语句要把条件写全,不然会生成锁存器,做项目时又说多比特寄存器信号的赋值一定要加if条件,不让出现else的赋值.就很矛盾,本文主要 ...
数字IC设计中的亚稳态问题
亚稳态: 亚稳态是由于违背了触发器的建立时间和保持时间而产生的: 同步系统中输入信号总是满足触发器的时序要求,所以不会发生亚稳态: 异步设计中,由于数据和时钟的关系不是固定的,因此会出现违反建立时间和 ...
IC设计中节省静态功耗和动态功耗的方法
目录 1.功耗 2.静态功耗 3.动态功耗 4. 静态功耗与动态功耗 1.功耗功耗 = 静态功耗 + 动态功耗 = 静态功耗 + 转换功耗 + 短路功耗 2.静态功耗 P_st ...
数字IC设计中的均衡器
equalizer均衡器通信系统中,校正传输信号幅度频率独特性的部件,成为均衡器. 将频率为 f 的正弦波送入传输信道输出电压与输入电压的幅度比随 f 变化的特性,称为幅度频率特性,简称幅频特性 ...
IC设计中不同eda工具波形文件（wlf/vcd/fsdb/shm/vpd）的区别及生成方法
转自http://www.eetop.cn/blog/html/30/523930-36594.html 波形文件一般用于仿真后记录波形文件,用于做详细分析和研究.说一下几种波形文件WLF(Wave ...

IC设计中时钟偏斜对延时的影响

IC设计中时钟偏斜对延时的影响

1. 什么是时钟偏斜

2.时钟偏斜对延时的影响

IC设计中时钟偏斜对延时的影响相关推荐

最新文章

热门文章