XILINX ZYNQ7100 的上电顺序

PS Power-On/Off Power Supply Sequencing

建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PS VCCO提供（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）
以实现最小电流消耗并确保I / O上电时为3态。

在上电序列中，要求将PS_POR_B输入置为GND。直到VCCPINT，VCCPAUX和VCCO_MIO0达到最低操作级别，才能确保PS eFUSE完整性。有关PS_POR_B时序要求的其他信息，请参阅“复位”。

推荐的掉电顺序与上电顺序相反。
如果VCCPAUX，VCCPLL和PS VCCO电源（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）具有相同的建议电压电平，则它们可以由相同的电源供电并同时斜坡上升。
Xilinx建议使用与VCCPAUX相同的电源为VCCPLL供电，并带有一个可选的铁氧体磁珠滤波器。

在掉电期间，VCCPINT达到0.80V之前至少需要满足以下四个条件之一：
PS_POR_B输入置为GND，PS_CLK输入的参考时钟被禁用，VCCPAUX低于0.70V，或VCCO_MIO0低于0.90V。
必须保持该条件，直到VCCPINT达到0.40V以确保PS eFUSE完整性。
对于VCCO_MIO0和VCCO_MIO1的3.3V电压：
•VCCO_MIO0 / VCCO_MIO1和VCCPAUX之间的电压差不得超过2.625V
每个电源开/关周期的持续时间都比TVCCO2VCCAUX长，以保持设备的可靠性水平。
•TVCCO2VCCAUX时间可以在通电和断电斜坡之间以任意百分比分配。

PL Power-On/Off Power Supply Sequencing

PL的建议上电顺序为VCCINT，VCCBRAM，VCCAUX，VCCAUX_IO和VCCO，以实现最小消耗电流，并确保上电时I / O处于3态。

推荐的掉电顺序与上电顺序相反；

如果VCCINT和VCCBRAM具有相同的建议电压电平，则两者可以由相同的电源供电并同时斜坡上升。

如果VCCAUX，VCCAUX_IO和VCCO具有相同的建议电压电平，则它们可以由相同的电源供电并同时斜坡上升。

对于HR I / O bank和配置bank 0中的3.3V VCCO电压：
•对于每个电源打开/关闭周期，VCCO和VCCAUX之间的电压差不得超过2.625V，且其长度不得超过TVCCO2VCCAUX，以保持器件的可靠性。

•TVCCO2VCCAUX时间可以在通电和断电斜坡之间以任意百分比分配。

为实现GTX收发器的最小电流消耗，建议的上电顺序为VCCINT，VMGTAVCC，VMGTAVTT或VMGTAVCC，VCCINT，VMGTAVTT。

没有建议对VMGTVCCAUX进行排序。 VMGTAVCC和VCCINT均可同时斜坡上升。

推荐的断电顺序与上电顺序相反，以实现最小电流消耗。

如果不满足这些建议的顺序，则在通电和断电期间，从VMGTAVTT汲取的电流可能会高于规格。

在VCCINT之前为VMGTAVTT供电时并且VMGTAVTT – VCCINT> 150 mV，VCCINT <0.7V，
在VCCINT上升期间，每个收发器的VMGTAVTT电流消耗可以增加50 mA。

电流消耗的持续时间最长可达0.3 x TVCCINT（从GND到VCCINT的90％的斜坡时间）。
反之亦然。
对于未显示的耗材，没有建议的顺序。

PS和PL电源完全独立。
PS电源（VCCPINT，VCCPAUX，VCCPLL，VCCO_DDR，V
CCO_MIO0和VCCO_MIO1）可以在任何PL电源之前或之后通电。
PS和PL电源区域隔离，以防止损坏。

参考资料：DS191