时序验证则是采用时序分析等方法验证设计是否满足时序收敛，这些时序检验工作包括反向标定(back-annotation)、时序与功耗的检验、时序与信号完整性的检验和当代低功耗纳米先进设计中的“多模式多端角”(MMMC，multi-mode multi-comer)检验。

一、反向标定

在RTL编码完成后，通过仿真验证并满足设计指标的RTL网表再由综合工具产生门级网表。检查门级网表时序的目前更准确的方法可以用PLE(即物理布图参数，用来取代传统的WLM或综合时产生的延时预估SDF文件），当完成布图布线后，进行动态仿真(simulation)验证则由最终布线后产生的SDF完成。这种用SDF作动态仿真验证的方法就称为反向标定（back-annotation)。

为了获得准确的仿真结果，我们需要提供以下影响时序的参数:①驱动能力；②互连线参数;③总负载;④环境因素，即工艺温度电压PTV条件。

用SDF文件去做时序仿真的详细方法已经非常成熟⑴。时序库liberty的三种PTV条件(最slow或最坏worst，典型typical或normal正常，最快fast或best最佳），而典型的仿真器却只能在一种PTV条件下进行单次仿真。这样，我们需要分别输入最慢的SDF对最快的时钟信号做建立(时间）setup 检查，然后再输入最快的SDF对最慢的时钟信号做保持(时间）hold检查。目前的静态时序分析工具和硬件描述语言HDL—样，它会同时读入三种PTV条件的时序库liberty文档并同时进行设计分析。有人认为，应用HDL单次仿真的结果与同时实现三种PTV条件仿真相比，它的准确性可能会稍差一些，但尚无实验数据来证实这一点。

二、时序与功耗、信号完整性检验

电源网络设计和功耗分析是两项相互紧密关联的工作，可以统一称为功耗分析。工程应用中，前者在做电源预算规划时要为芯片的供电提供可靠的保障，后者在做功耗分析时则对其规划方案的最终结果进行检查并分析。

在做时序分析时，我们需要确定功耗分析的结果不仅符合电源预算规划，更重要的是要保证不会对时序产生违例影响。如果在设计循环过程中，布局布线方案经过多次修改或流程顺序的改动，在芯片设计的最终验证与签核时，必须再次检查和确定电源网络设计和电压降分析的结果、功耗的结果不仅符合电源预算，还要符合时序的要求。

的低功耗设计中，由于多电源多电压MSMV的应用和电源关断技术PSO的引入，以及动态电压与频率调节技术在物理中的实施，都会使得功耗分析的工作量增加，复杂性增大。由于芯片中的温度效应也会对功耗泄漏、信号完整性和时序发生影响，需要由热力学引擎单独进行“温度意识（temperature-aware)”分析。这些额外因素在引用电源网络分析结果做时序分析时都是要倍加关注，并要仔细检验达到标准。随着SSTA（统计STA）的发展，电压和温度波动引起的统计误差计算分析也将成为一个重要的任务。

在进入深亚微米的设计阶段早期，信号完整性SI分析是独立完成的。后来的经验表明，合理的分析方法则是将它和时序分析一起进行。

在低功耗设计中信号完整性同样带来了分析方法的新的复杂性。由于多电源多电压MSMV和多阈值器件MTCMOS的应用，以及电平转换单元（level shifter)的添加，都会给SI分析带来不同的结果。这时，由于在不同电压和阈值条件下进行噪声分析，需要调用不同的晶体管级的仿真模型来进行信号串扰的计算，并进一步分析对时序的作用。

在65nm或以下的设计中，对于S I分析目前采用坏时序条件做分析，这时或许会带来过于悲观的结果。因此，应用中还会结合SI和电压降的数据，对关键路径进行仿真分析，以进一步过滤悲观误差数据，提高分析结果的准确性和可靠性。

综合大量SoC芯片设计过程，通过低功耗和纳米技术的实现，在最终验证与签核时，要根据功耗分析和电压降分析的合格结果，然后再结合信号完整性做最终MMMC时序分析。

三、MMMC时序验证

对于65mn以下的设计，"多模式多端角”MMMC分析方法的使用已经逐渐变成了时序验证的一项基本要求，并且已经用于实际芯片产品设计中。使用MMMC时序验证的关键是建立或提供多模式多端角数据并将它们进行合理地组合，进而对芯片设计进行相应的时序分析。

MMMC中最主要的模式是集成电路设计的功能要求，即标准时序约束模式，其他模式还有扫描模式、自检BIST模式、DVFS模式等。多端角包括了半导体器件条件（不同PTV的时序库)与RC条件(参数提取和derating)。

1、单模式单端角

在做基本时序分析时，它是以单模式单端角(SMSC,single-mode single-corner)条件为例的。除了最基本的建立时间（setup )和保持时间(hold)外，时序分析还包括时序特例（exceptions)、虚假（false)时序路径、多周期(multicycle)时序路径、时间借用（time borrowing)，以及时钟门控中的信号选择定义条件等。单模式单端角时序分析的内容是构成MMMC分析的前提和基础。单模式单端角通常还会用于芯片设计早期或原型（proto-typing)设计过程中,这时可采用典型（typical）时序库条件，如逻辑综合就是一例。

在MMMC的应用环境里，EDA工具能够同时读入多种模式或多种时序约束文件、多种时序库文件和多种电阻电容文件。当选定了一种模式和一种端角后，这时的工具环境会提供一种相应的视图来方便地显示分析状况和结果。

2、两个时序库或两个端角

在大多数设计中，我们用两个时序库或两个端角，即用最佳/最差时序库BC/WC(best case/worst case )进行静态时序分析。实际应用多见于130nm以上的工艺，例如采用8in裸片，它们往往不特意强调低功耗，芯片设计可以是短期使用的消费类电子产品。

3、RC端角

我们知道在做提取时，是根据代工厂提供的多种PTV和工艺条件去产生多种电阻电容文件，或简称电容表格(cap table)文件。当布线完成后，根据时序数据结果，还可以用电阻和电容标定因子(scaling factor)进行相应的标定。在以上条件下产生的每一个电容表格文件，我们定义它为一个RC端角。如：

定义cbest代表最佳电容数据；
定义cworst代表最差电容数据；
定义rcbest代表最差电阻电容数据；
定义rcworst代表最佳电阻电容数据；
定义typical代表典型电阻电容数据。

在MMMC时序分析中，模式和端角的组合选择是关键。例如，假设分别给定3种模式的时序约束条件，3种时序库端角文件，4种RC端角文件，完整地将它们结合起来共有36种组合，问题是如何最佳地将它们组合去检验并减少运行次数。

数字后端——时序验证相关推荐

项目后期踩到这些坑，原来可以这么简单处理（数字后端实现救火篇）
项目后期踩到这些坑,原来可以这么简单处理!(数字后端实现救火篇) 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 最近一直在帮同事解决各种问题.由于临近项目 ...
教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告
教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 下图为 ARM 公司 release 的 ...
材料狗转行IC设计，数字前端，数字后端Or 数字验证哪个更好？
其实,目前大多数IC转行者.包括应届生等都有类似问题,作为天坑材料专业的本身也很无奈. 而题主问的也主要有4个方面: 1.材料转ic设计可行吗? 2.前端.后端.验证哪个更好? 3.从事模拟版图多年能 ...
数字后端——可制造性设计
随着集成电路制造工艺技术的迅速发展,集成电路集成度迅速攀升,制造流程及工艺步骤日趋复杂,工艺尺寸也在不断缩小.集成电路可制造性设计(Design For Manufacturability,DFM) ...
数字后端基本概念-合集
个人将基本概念重新整理原碎片来源:Tao_ZT 个人空间 https: //blog.csdn.net/Tao_ZT 数字后端基本概念 macro Box 坐标方向 standard cell E ...
数字后端基本概念介绍drc
今天我们要介绍的数字后端概念是drc.全称design rule check.设计规则检查.这是后端布局布线完成后signoff的一个重要指标. 版图完成后需要做物理验证(physical verif ...
数字后端入行门槛和条件？附入行进阶必读书籍丨建议收藏
这两个星期疫情放开,大家都人心惶惶,囤药等待阳~芯博士也一样,做了充足的准备,不过庆幸的是**"天选打工人"**无疑了,周边同事逐渐阳起来,我依然坚挺着,相信大家和我一样能挺入决赛 ...
数字后端面试100问（校招版）
上次发布面试100问以后,应读者强烈要求,抽空写了一篇校招版的后端100问,希望对各位应届生面试有用.题目难度类型更偏向基础概念的理解.对于校招,由于在校学生缺乏实际项目经验,考官通常会更加注重学生对 ...
芯片Tapeout之数字后端实现Review
参与过芯片Tapeout的同学,都知道在芯片GDS出去之前都要做一系列的Review和Checklist检查.一般来说只要严格一项项做过检查,确保没有问题后,芯片回来都是可以正常工作的.小编今天分享一 ...

数字后端——时序验证