引脚图

真值表

OE：output enable 输出使能（低电平有效）
LE：latch enable 锁存器使能

使用方式

74HC573芯片是一个锁存器

简单来说就是由输入引脚 D1~D8 来控制输出引脚 Q1 ~ Q8。OE和LE 的取值会影响 输入数据控制输出数据 。

当 OE 为 L ，LE 为 H 时，为跟随模式，输出数据 = 输入数据。
当 OE 为 L ，LE 为 L 时，为锁存模式，输出数据 = 上一个时刻的输入数据。

中文资料

点我下载 74HC573 锁存器资料

锁存器—74HC573D相关推荐

FPGA基础知识极简教程（5）什么是锁存器以及如何在FPGA开发中避免生成锁存器？
博文目录写在前面正文什么是D锁存器? 锁存器是如何生成的? 如何避免生成锁存器? 参考资料交个朋友写在前面个人微信公众号: FPGA LAB 个人博客首页注:学习交流使用! 本文我们将讨 ...
FPGA之道（4）锁存器与寄存器
文章目录概念多位阵列普通移位寄存器概念触发器与这两个称谓之间到底有着什么样的关系呢? 事实上,在我们进行数字电路设计的时候,只需要关注于器件的功能和使用方式即可,而不需要对器件的实现原理和 ...
HDLBits 系列（2）如何避免生成锁存器？
目录抛砖引玉实际测试抛砖引玉从一个小例子引入设计: 我们需要设计一个电路,要实现的功能是,如果电脑CPU过热,则电脑关机: 你可能想到的伪代码是这样的: If (cpu_overheated) ...
【 Verilog HDL 】避免出现锁存器的组合电路描述方式
无论多么复杂的FPGA设计,如果我们将其中具有存储功能的机构(寄存器.RAM.FIFO等)全部拿掉,那么剩下的若干独立数字电路网络则都是纯组合逻辑电路,对应的,我们称FPGA设计中这些具有存储功能的结 ...
【Verilog HDL】设计硬件电路时，如何避免生成锁存器？
这个问题很简单,前面的很多博文也多多少少提到了这个问题,(如:Verilog HDL 使用规范(一)),今天就系统地理一遍. Verilog HDL设计中容易犯的一个通病就是不正确使用语言,生成了并不 ...
锁存器和触发器的区别
有关锁存器和触发器的区别,有很多种不同的说法,但本质上是一个意思,都十分的精辟和精彩,这里整理一下. 解释一. 锁存器是一种对脉冲电平(也就是0或者1)敏感的存储单元电路,而触发器是一种对脉冲边沿(即 ...
FPGA锁存器、触发器、寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...
FPGA 中的latch 锁存器
一直都知道fpga中有latch这么一回事,但是一直都不太清楚到底什么是锁存器,它是怎么产生的,它到底和寄存器有多少区别,它怎么消除.为什么说他不好? 一,是什么锁存器是一种在异步时序电路系统中,对 ...
74HC573锁存器用法
转自:http://www.eeworld.com.cn/mcu/2015/0923/article_22466.html 如果单片机的总线接口只作一种用途,不需要接锁存器:如果单片机的总线接口要作两 ...
sr锁存器数电_数电课设其实也没那么难2.1
1 引言如上就是课题二.数字式抢答器课题三.多路彩灯控制器相比天天在路口见的红绿灯这俩题可能抽象了一点我自己是课题三做的时候发现这题还真不是最简单的一个... 一步一步来吧数电并不是 ...

锁存器—74HC573D

锁存器—74HC573D

引脚图

真值表

使用方式

中文资料

锁存器—74HC573D相关推荐

最新文章

热门文章