2.设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位

法一

author : Mr.Mao
e-mail : 2458682080@qq.commodule CNT_16B2(rst_a, en_s, load_s, clr_s, clk, q, cnt, data) ;input rst_a, en_s, load_s, clr_s, clk ;
input [0:15] data ;output reg [0:15] cnt ;  //2^16 = 65536
output reg q ;always@(posedge clk or negedge rst_a)
beginif(!rst_a)     cnt <= 0 ;else if(en_s)  beginif(load_s)               cnt <= data ;else if(clr_s)           cnt <= 0 ;else if(cnt < 65536)     cnt <= cnt + 1 ;else                     cnt <= cnt ;        end
endalways@(posedge clk) beginif(cnt == 65535)   q <= 1'b1 ;else               q <= 1'b0 ;  endendmodule

法二

author : Mr.Mao
e-mail : 2458682080@qq.commodule cntx
(input clk,input reset,input [5:0] d,input en,input load,input sclr,input sset,output reg[15:0] q,output cout);always @(posedge clk,posedge reset)if(reset)q <= 0;else if(sclr)q <= 0;else if(sset)q <= -1;else if(load)q <= d;else if(en)q <= q + 1'b1;assign cout = (q==60-1);endmodule

【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位相关推荐

74ls390设计任意进制计数器_异步FIFO：设计原理及Verliog源码
1. 异步FIFO的概念异步FIFO为读取与写入采用不同的时钟,使用异步FIFO用于在不同的时钟域传输数据,主要用于跨时钟域传输多bit数据. 2. 异步FIFO的设计难点同步异步信号,避免亚 ...
FPGA应用实验设计（二）—异步清零4位二进制计数器
一.实验目的 1.了解时序电路的 VHDL 语言设计方法. 2.掌握同步计数器的设计方法,设计任意进制的计数器. 二.实验内容 1.用VHDL设计一个上升沿触发.异步清零的4位二进制计数器. 三.实验 ...
【verilog_8】: 设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
1.设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位法一 author : Mr.Mao e-mail : 2458682080@qq.commodule cnt60x (in ...
设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位 Design a modulus 60 counter, with asynchronous reset, synchronou ...
计算机组成原理三位计数器实验,计算机组成原理位二进制计数器实验报告.doc...
计算机组成原理位二进制计数器实验报告计算机组成原理实验一 4位二进制计数器实验姓名:李云弟学号:1205110115 网工1201 [实验环境] 1. Windows 2000 或 Window ...
计算机组成与原理如何书写DEC微指令,计算机组成原理课程设计16位机微程序控制器指令系统设计与实现.doc...
计算机组成原理课程设计16位机微程序控制器指令系统设计与实现一.设计题目 16位机微程序控制器指令系统的设计与实现二.设计目的通过看懂教学计算机组合逻辑控制器中已经设计好并正常运行的几条基本指令 ...
16位二进制补码 c语言,2,16进制原码补码反码问题
1. 在计算机里,通常用数字后面紧跟一个英文字母来表示该数的数字, 十进制一般用D,二进制用B,八进制用O,十六进用H来表示, 2. 首先,十进制数转换成二进制,除2取余,按箭头方向写,自上而下写出来 ...
汇编第一次实验(16位二进制对十进制的转换)
实验要求: 实现16位二进制对十进制的转换.要求当二进制输入完成后立即显示十进制的结果. 方法一:通过比较法实现转换 .486 CMPDISP MACRO NN ;十进制逐位输出,DL存储的就是每一位 ...
2路选择器设计(16位)
1位: 16位:

【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位

2.设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位

【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位相关推荐

最新文章

热门文章