cadence SPB17.4 - allegro添加过孔
cadence SPB17.4 - allegro添加过孔
前言
尝试放过孔数组,居然将allegro(SPB17.4 S026)搞成无响应了(不知道是哪操作不对,等多久都没反应),只能强行关闭allegro重新来。
查到在allegro中添加过孔的方法,花样还蛮多的。
笔记
设置过孔样式
给已经存在的电气连线(ETCH/CLine)直接添加单个过孔
选中菜单项 Route/Connect
或者点击上部工具栏的布线按钮
在Find选项页勾上电气连线的线段
当鼠标挪动到想打过孔的电气线上时,看到线变为高亮可操作状态。
在电气连线上,双击鼠标左键,就可以放置一个单独的过孔。
通过拷贝一个现存的过孔来放置一批带有相同网络的过孔
回到未选择状态
选择一个现存过孔
将鼠标移动到一个现存过孔上,可以看到高亮可操作,单击选择现存过孔。
这时,可以看到option选项页出现了复制后粘贴成对象数组的选项。
选择和填写粘贴后成对象数组的参数:
数组的形状
几行
几列
单个对象之间X方向间距
单个对象之间Y方向间距
粘贴时的方向
数组放置的整体方向(e.g. 向右,向下)
粘贴后的对象或形状是否保留网络标号
这时,移动鼠标,可以看到鼠标上挂了一个复制好的对象。
移动鼠标,在想要粘贴对象数组的具体位置左击一下。
可以看到粘贴了一堆刚才设置好的过孔对象的数组。
此时,移动鼠标,鼠标上还是挂了一个复制好的过孔对象。
如果还要在另外一个地方放数组对象,再点击,又放一堆对象数组。
等不想粘贴对象数组了,右击选择Done, 结束当前操作。
可以看出,用Edit => copy 的方法来复制后粘贴对象数组的方法比较灵活,适用范围广。
直接放置过孔数组
通过顶级菜单来放置过孔数组
这种放置过孔数组的方法,可以给一个图形打缝合孔(e.g. 重要信号线包地)。
还可以用于整板或指定区域的大片过孔。
官方过孔数组的资料位置 file:///D:/Cadence/SPB_17.4/doc/vcoms/vchap.html#via_array
假设给指定的信号线进行包地打孔
右键菜单,取消所有选择,回到未选择状态。
执行菜单任务 “Place” => “Via Array”
设置option选线如下:
要填写的参数在上面的官方文档中都有说明:
- 过孔操作的目的(放置过孔?删除过孔? 更新过孔?)
- 放置过程中是否开启预览
- 选择过孔的网络名称
- 选择过孔样式。
- 过孔角度,过孔角度是绝对值,还是相对值。
- 过孔网络的连接样式(斜十字花? 8条线连接?)
- 过孔放置区域的选择方式(指定一个区域?指定一个元素?)
- 过孔的间距(x方向,y方向)
- 包括指定目标(网络)的过孔厚度是几排?(我这里填写的是2,那么放置完过孔数组后,在指定的网络电气线外边,1边就有2排过孔进行保护)
- 离指定元素多远之内不放过孔(包地,包裹时的间距)
- 过孔群放置时,是整齐的矩阵放置?还是交错放置?
根据不同的选择,要输入的参数不同。Find处可以选择的元素也不同。
像我种选择(双面)过孔数组,Find选项卡可以选的元素有4,5种,我只勾选电气线。
这样放置过孔数组,就等于指定一条信号线(网络),用另外一条网络的过孔数组进行包裹(如果过孔的网络是GND, 就相当于对一条信号线进行包地)
移动鼠标到一条信号线,可以看到是高亮可操作状态。
在电气线上左击,放置我们设置好的过孔数组。
这时,我们看到被点击的目标线周围出现了过孔数组的预览.
这时,不能右击菜单选择完成,会无效的。因为这时,仅仅是预览。
我们要右击菜单,选择放置,才行。
点击放置后,可以看到过孔数组放好了。
此时,如果不需要对其他线进行过孔包裹,就右击菜单,选择Done结束。
过孔数组的删除
这个没有具体实验了,官方文档上说,可以用放过孔数组的同样方式,只是option选项页上选删除,而不是放置就行,然后点击具体的带网络包裹的线,就删除了。
最简单的删除方法(只要Find选项页选过孔),将要删除的过孔全部选中,右击选删除就行。
END
用copy的方法放过孔数组,适合指定一片区域放大片过孔
如果要对电气连线进行网络过孔包裹,用顶级菜单上的 Place => Via Array 比较合适。
cadence SPB17.4 - allegro添加过孔相关推荐
- cadence SPB17.4 - allegro - 手工放置过孔
cadence SPB17.4 - allegro - 手工放置过孔 文章目录 cadence SPB17.4 - allegro - 手工放置过孔 概述 实验 手工放置一个过孔 给过孔分配网络 拷贝 ...
- cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装
cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装 前言 准备将现存的MCU板子作一个PCB封装, 给底板当元件封装用. 将要操作的板子.brd拷贝为一个副 ...
- cadence SPB17.4 - allegro - 出Gerber文件
cadence SPB17.4 - allegro - 出Gerber文件 文章目录 cadence SPB17.4 - allegro - 出Gerber文件 前置操作 前言 gerber文件 - ...
- cadence SPB17.4 - allegro - 出装配图
cadence SPB17.4 - allegro - 出装配图 笔记 调整丝印 自动调整丝印 allegro有自动调整丝印的功能,不过不好用. 自动调整丝印后,想回撤很难.调整的效果乱七八糟,副作用 ...
- cadence SPB17.4 - allegro - create and switch Visibility view
cadence SPB17.4 - allegro - create and switch Visibility view 文章目录 cadence SPB17.4 - allegro - creat ...
- cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例 概述 将板子的网络初步连通, 进行DRC, 出现报错, 说smd pin to s ...
- cadence SPB17.4 - allegro - Artwork will be rounded down
cadence SPB17.4 - allegro - Artwork will be rounded down 前言 出装配图时,弹出如下警告对话框 具体提示信息如下: -------------- ...
- cadence SPB17.4 - allegro - allegro_free_viewer
cadence SPB17.4 - allegro - allegro_free_viewer 前言 想看下板子连通后, 每条网络走线是否合理. 当然可以在cadenceSPB17.4_PCB Edi ...
- cadence SPB17.4 - allegro - 尺寸标注
cadence SPB17.4 - allegro - 尺寸标注 前言 自己手欠,动了参数,导致标注时,效果看着和默认的不同. 看着好难受, 研究一下. 官方本地文档位置 D:/cadence/spb ...
最新文章
- python最低薪资_Python最低薪资在北上深是多少你们知道吗?我已经整理好了哦
- [异常解决] ubuntu上安装虚拟机遇到的问题(vmware坑了,virtual-box简单安装,在virtual-box中安装精简版win7)
- monkey测试_用 Instrumentation 改良 Monkey 工具实战
- Win7系统下Vmware虚拟机无法使用USB设备问题的解决方法
- AutoCAD 2011、Map 3D 2011, Civil 3D 2011命令行中不能输入中文的修复补丁
- 基于C语言Ncurse库和链表的简单贪吃蛇小游戏
- LaTeX indicator function
- 三维旋转四元数系列(0.复数基本介绍)
- 【ElasticSearch】Es 源码之 DiskThresholdMonitor 源码解读
- Mathtype 免安装 | office自带UnicodeMath和LaTeX编辑功能
- 建立域用户时遇到的问题。
- 数塔问题-------给你有哪些启示?
- 玩转安卓10源码开发定制(17)编译Windows平台adb和fastboot工具
- php毕业综合实践报告范文,php毕业实习报告
- NetWare网络操作系统
- 给剧荒的你:Python高分日剧刷剧指南
- QFP封装芯片手工焊接和拆卸技巧
- 第二章 数据查询语言DQL
- L2签证都有哪些福利待遇?
- 上官婉儿飞天连招(玩法解析)