一、定义

setup time：即建立时间，也就说数据在时钟到来之前保持稳定所需要的时间。

hold time：即保持时间，也就是说在时钟到来之后数据需要保持稳定的时间。

二、Data Arrival time 和 Data Required Time

1. Launch & Latch Edge

Data Arrival time和Data Required Time的起点是Launch & Latch Edge，下面给出了Launch & Latch Edge的定义和图示。

Launch Edge：数据从源寄存器发送出来时所对应的时钟沿。（前级寄存器发送数据对应的时钟沿，是时序分析的起点）

Latch Edge：数据被目的寄存器锁存时所对应的时钟沿。（后级寄存器捕获数据对应的时钟沿，是时序分析的终点）

Data Arrival time和Data Required Time是以Data的路径为基础，以时钟为参考。Data Arrival time 和 Data Required Time所表示的不是一段时间，而是时间上的点。顾名思义，前者是Data实际到达的时间点，后者Data需求（保持或者有效）的时间点。下面给出定义和图示。

2. Data Arrival time

The time for data to arrive at destination register's D input.

其中Tclk1为时钟路径延时，Tco为D触发器本身clk to out的延时，Tdata是D触发器间的逻辑延时。根据图示，可以得到如下表达式： Data Arrival Time = Launch Edge + 前级寄存器Clock path的延时(Tclk1) + 前级寄存器Cell从时钟Pin到数据输出Pin的Net延时（Tco） + Data path的延时(Tdata)

3. Data Required Time

The minimum time required for the data to get latched into the destination register.

首先介绍一下Clock Arrival Time(时钟到达目的寄存器的时间)。Clock Arrival Time：The time for clock to arrive at destination register's clock input.

其中Tclk2为时钟路径延时，根据图示，可以得到如下表达式：

Data Required Time - Setup

其中Clock Arrival Time就是上面说的，Tsu是建立时间，Setup Uncertainty是包含skew和jitter的参量。正如之前所说，Data Required Time是Data需求（保持或者有效）的时间点，所以要减去Tsu。表达式如下所示：

Data Required Time - Hold

同理，Data Required Time是Data需求（保持或者有效）的时间点，所以要加上Th。表达式如下：

三、Slack

Slack用于表示设计是否满足时序：正的Slack表示满足时序（时序裕量），负的Slack表示不满足时序（时序的欠缺量）。

Slack: Slack is the margin by which a timing requirement was met or not met. A positive slack value, displayed in black, indicates the margin by which a requirement was met. A negative slack value, displayed in red, indicates the margin by which a requirement was not met.

slack = <required maximum point-to-point time> - <actual maximum point-to-point time>

Setup Slack

The margin by which the setup timing requirement is met. It ensures launched data arrives in time to meet the latching requirement.

Hold Slack

The margin by which the hold timing requirement is met. It ensures latch data is not corrupted by data from another launch edge. It also prevents "double-clocking".

Setup time 和 Hold time相关推荐

FPGA知识查漏补缺——为什么setup summary和hold suammay的data path延时不一致
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 FPGA知识查漏补缺--为什么setup summary和hold suammay的data path延时不一致前言问题描述时序 ...
setup time和hold time
在电路的设计以及优化中,经常会遇到setup time和hold time的概念,一般会用在静态时序分析(static timing analysis, STA)中,首先在这里推荐一篇讲解比较清晰的文 ...
Setup Time与Hold Time
1.register-to-register模型 CLK是源寄存器(Source)和目的寄存器(Destination)的时钟源头,在SDC中一般用create_clock/create_genera ...
DC概论四之setup time 与 hold time 之三
注明:如需转载,请注明作者出处,谢谢-,Author:pythonlong 以下根据资料和个人体会整理,如果错误,疑问欢迎请指正,讨论!! 有了上篇的知识http://bb2hh.blogbus.co ...
【Basking Rootwalla】真正理解setup time/hold time（二）
算是转的原文 http://www.edaboard.com/thread139461.html#post604717 核心就是setup time和hold time HOLD violations ...
真正的理解setup time/hold time
转自:http://www.cnblogs.com/poiu-elab/archive/2012/10/29/2745390.html 什么叫做真正的理解setup time/hold time呢? ...
STA基础分析-setup和hold
首先普及一下基础概念 1.数据传输需要的时间( Data Arrival Time) : 信号到达时间是指信号到达电路中某一点的真实时间,一般等于信号到达时序路径起点的时间加上信号在该时序路径上传播所 ...
setup time hold time violation
目录 setup time violation的解决办法 hold time violation的解决办法有关setup time和hold time的概念参考:建立时间.保持时间.亚稳态数据信号 ...
setup timing violation and hold timing violation in same path
method: 1.切换memory VT 2.切换path上cell的VT 3.插入negative latch 4.early clk 5.加长common path 6.减小net delay ...

Setup time 和 Hold time