真正的理解setup time/hold time

转自：http://www.cnblogs.com/poiu-elab/archive/2012/10/29/2745390.html

什么叫做真正的理解setup time/hold time呢？

听我道来。

就是要讲明白的setup time和hold time，都知道setup time的公式是

Tclk > Tcq + Tcomb + Tsetup - Tskew

hold time的公式是

Thold < Tcq + Tcomb - Tskew

那么这两个公式是怎么来的呢？就是我要说明的问题

在我下面所举的例子中，Tsetup和Thold都是针对DFF2而言的，而符号含义如下

Tclk    = Frequency of clock
Tcq     = Flop clock to Flop q delay
Tcomb   = Delay on the combinational logic between the Flops
Tsetup  = Required setup time of a Flop
Thold   = Required hold time of a Flop
Tskew   = Delay between clock edges of two adjacent flops(本例中，是CLK2落后于CLK1的时间)

方便说明时序图给上

（1）setup time

先来看setup time，这时其实要看的是由于p1导致的DFF1的Q端变化在DFF2的D端需要提前Tsetup时间稳定下来

就是以DFF1的p1时刻为基准，数据需要在DFF2的p3时刻采的时候满足Tsetup的要求

那么以DFF1的p1时刻为基准的话，从p1时刻DFF1的值传到DFF2的D端需要的时间就是(Tcq + Tcomb)

那么对于DFF2而言，下一个上升沿来临的时刻相对于p1时刻而言是(Tclk + Tskew)，得到如下式子

(Tclk + Tskew) - (Tcq + Tcomb) > Tsetup

化简即得到平日所见的公式

Tclk > Tcq + Tcomb + Tsetup - Tskew

（2）hold time

对于hold time，即是相对于DFF2的D端而言，p2时钟沿来了之后，不要立刻影响到p3采到的数据，使得p3能正常的采得数据，而p2来临之后，传递到D端时间还是(Tcq + Tcomb)

而这就是要求变化的慢一点，要在p3这个沿之后来才好，那么算上要求的Thold，则需要D端至少保持(Thold + Tskew)这么长的时间，即是

Tcq + Tcomb > Thold + Tskew

经过化简，得到平日里所用的公式

Thold < Tcq + Tcomb - Tskew

这就是setup time/ hold time的公式的由来，理解起来还算不太难，但是就是一开始都是没有很深刻的理解

真正的理解setup time/hold time相关推荐

【Basking Rootwalla】真正理解setup time/hold time（二）
算是转的原文 http://www.edaboard.com/thread139461.html#post604717 核心就是setup time和hold time HOLD violations ...
Setup 和Hold （建立时间和保持时间）解析
本文是第一篇,有空会继续更新.(转载请注明出处!!!) STA分析是基于同步电路设计模型的,在数据输入端,假设外部也是同时钟的寄存器的输出并且经过若干组合逻辑进入本级,而输出也被认为是驱动后一级的同时 ...
Vivado时序分析概念setup time, hold time
Vivado时序分析概念setup time, hold time reference What is Setup and hold time in an FPGA? Propagation dela ...
Setup和Hold（Max/Min）分析
Setup和Hold(Max/Min)分析 Vivado时序分析概念setup time, hold time reference What is Setup and hold time in an ...
STA基础分析-setup和hold
首先普及一下基础概念 1.数据传输需要的时间( Data Arrival Time) : 信号到达时间是指信号到达电路中某一点的真实时间,一般等于信号到达时序路径起点的时间加上信号在该时序路径上传播所 ...
setup time hold time violation
目录 setup time violation的解决办法 hold time violation的解决办法有关setup time和hold time的概念参考:建立时间.保持时间.亚稳态数据信号 ...
IC技术圈期刊 2021年第8期
IC技术圈期刊内容涵盖FPGA.前端.验证.后端.自动化.模拟.求职.管理等IC技术领域,欢迎阅读,欢迎投稿. 本期文章包括:FPGA 9篇,前端 14篇,验证 3篇,后端 1篇,模拟 2篇,求职就业 ...
《每日一题》NO.9：不懂这个概念一定过不了面试第一关
芯司机< 每日一题>会每天更新一道IC面试笔试题(其中有些题目已经被很多企业参考采用了哦),聪明的你快来挑战一下吧! 今天是第9题请听题! 第九题出现啦今天的题目跟之前的几个题目相关, ...
setup time和hold time
在电路的设计以及优化中,经常会遇到setup time和hold time的概念,一般会用在静态时序分析(static timing analysis, STA)中,首先在这里推荐一篇讲解比较清晰的文 ...

真正的理解setup time/hold time

真正的理解setup time/hold time相关推荐

最新文章

热门文章