1.FIFO简介

FIFO（First In First Out，即先入先出），是一种数据缓冲器，用来实现数据先入先出的读写方式。
FIFO 存储器主要是作为缓存，应用在同步时钟系统和异步时钟系统中，
FIFO 根据读写时钟是否相同，分为 SCFIFO（同步 FIFO）和 DCFIFO（异步FIFO）

2.FIFO分类

异步和同步：指读写时钟是否相同
标准和即出模式：标准模式下读使能下一个周期数据才出现在读端口，先出模式下读使能和数据同时出现，默认为标准模式，即出模式下第一个数据默认输出，

2.FIFO标志位

full:写满标志：写满时拉高
empty:空标志位，为空时拉高
usedw:
显示当前FIFO中已经存数据个数，
标准模式比即出模式多1，
标准模式下会溢出一位，可以加一位信号线来计数，可用满信号线与usedw拼接
即出模式下不会溢出
almost full、almost empty：几乎满空标志位，自定义
asynchronous/synchronous clear:异步/同步复位，用于清空FIFO
上溢和下溢检测：写满或者读空时禁止写或读操作

3.FIFO拼接

8输入16输出时，16bit 数据是输入的 8bit 数据低位在后高位在前的顺序，如果记错了顺序在使用数据的时候会产生错误。

参考资料：征途Pro《FPGA Verilog开发实战指南——基于Altera EP4CE10》（上）

FPGA IP核之FIFO相关推荐

FPGA学习笔记（十二）IP核之FIFO的学习总结
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
异步fifo_正点原子开拓者FPGA开发板资料连载第十五章 IP核之FIFO实验
1)实验平台:正点原子开拓者FPGA 开发板 2)摘自<开拓者FPGA开发指南>关注官方微信号公众号,获取更多资料:正点原子 3)全套实验源码+手册+视频下载地址:http://www.o ...
【正点原子FPGA连载】第十五章 IP核之FIFO实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...
Xilinx IP核之FIFO
文章目录背景 1.FIFO的介绍 2.IP核的配置 3.同步FIFO工程实例 4.异步FIFO 1.读写指针的概念 2.FIFO满空标志的产生 3.如何判断读写指针相等时候,为空还是为满呢? 4.异 ...
FPGA IP核串口实验 signaltap
文章目录前言一.IP核 1. 新建工程 2. IP核建立和调用 3. 工程文件的配置二.串口IP核 1 2. 总结前言之前有写过verilog对FPGA串口和sdram的操作,但是我整合代码 ...
Xilinx ip核之FIFO和RAM
根据网上资料和自己理解整合而成,参考文章和代码链接在文章结尾. FIFO和RAM 1. FIFO FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器 ...
FPGA IP核之ROM
1.ROM介绍 ROM 是只读存储器(Read-Only Memory)的简称,是一种只能读出事先所存数据的固态半导体存储器.FPGA中通过IP核生成的ROM或RAM都是调用FPGA中的RAM生成的, ...
FPGA IP核之RAM
1.RAM简介 RAM 是随机存取存储器(Random Access Memory)的简称,是一个易失性存储器.RAM 工作时可以随时从任何一个指定的地址写入或读出数据,同时我们还能修改其存储的数据, ...
基于 NVMe 的 exFAT 文件系统 FPGA IP 核简介
应用场景用于需要对大数据量进行实时高速存储且需要文件管理的场景,如: ·超高速高清相机数据记录 ·航空成像与测量数据记录 ·雷达数据模拟与仿真 ·宽带卫星中频记录系统 ·汽车安全碰撞测试 ·高速AD ...
[从零开始学习FPGA编程-51]：高阶篇 - 基于IP核的FPGA开发- 什么是FPGA IP核(软核、固核、硬核)与学习方法
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址: 目录前言: 第1章 IP是什么? 1.1 什么是知识产权

FPGA IP核之FIFO

1.FIFO简介

2.FIFO分类

2.FIFO标志位

3.FIFO拼接

FPGA IP核之FIFO相关推荐

最新文章

热门文章