数字芯片设计流程之verilog设计
数字芯片设计流程:
功能验证之前与工艺库没多大联系,验证芯片设计的功能是否正确,针对抽象的代码进行功能验证理想值。
一致性验证确保生成的网表和代码设计功能一致;DFT之后是数字后端。
静态时序分析,从逻辑综合开始拿给后端,确保每一个阶段没有问题。
后仿真,证明加入延迟后功能是否正确。
一、verilog设计
可综合语句四大关键字:always、if-else、assign、case
1、if-else通常被逻辑综合工具映射为多路选择器Multiplex。
重构if-else映射硬件结构代码,减少加法器能减少硬件面积,但是会增加控制语句的延时。
单if语句会被映射为无优先级的判断结构,主要描述多条件判断结构。(if-elseif-elseif)
多if语句被映射为具有优先级的判断结构,具有优先级的多选结构会消耗组合逻辑,不推荐使用。在设计中要求某些信号先到达(关键使能信号、选择信号),有些信号需要后到达(慢速信号、有效时间长的信号),此时需要if-if结构。
2、case:无优先级的判断结构
与单if语句条件互斥,多用于指令译码电路。
3、latch:慎用
一般只有异步电路和门控时钟时候使用。
latch由电平触发,非同步控制;DFF由时钟沿触发,同步控制。latch容易产生毛刺,DFF不易产生毛刺。
不完备的条件判断语句产生latch:if缺少else,case缺少default。
4、full-case和parallel-case原语
full-case:告诉综合器,当前case结构所列条件已完备,避免latch。
parallel-case:如果case条件不互斥,用这条原语告诉DC,所有条件均互斥,且并行,无优先权。
5、逻辑复制:均衡负载
通过逻辑复制,降低关键信号的扇出,进而降低该信号的传播延迟,提高电路性能。
资源顺序重排:降低传播延时。
改进:
面积与速度的互换、乒乓操作、流水线操作
乒乓操作
数字芯片设计流程之verilog设计相关推荐
- 读书笔记:数字逻辑基础与verilog设计之数字系统设计流程03----------二进制除法器电路设计
除法器(除法算法)是一类算法.给定两个整数 N(分子)和 D(分母),计算它们的商和(或)余数.其中某些算法可以通过人工手动计算,而另一些则需要依赖数字电路的设计或软件.[1] 除法算法主要分为两类: ...
- 数字逻辑基础与verilog设计_数字电路学习笔记(五):逻辑设计基础
马上就要正式进入电路设计了,再来看最后一个知识点:逻辑设计吧. 之前我们花了两章,探讨了逻辑运算是什么,怎么算:但还有最后一个大问题,巧妇难为无米之炊,我们得先有一个逻辑式,才能对它化简,并基于结果做 ...
- FPGA与普通数字芯片设计流程的差异
FPGA与普通数字芯片设计流程的差异 FPGA与普通数字芯片设计流程的差异 设计步骤 FPGA 数字芯片 逻辑设计与仿真 在这一点上二者非常接近,一般采用硬件设计语言进行设计,并进行功能仿真.FPGA ...
- 数字IC后端设计实现流程之initial design
数字IC后端设计实现流程之initial design 前端提供的文件 门级网表 (Gate Level Netlist) 数字前端工程师或者是 R2N 的同事在 release 东西给后端工程师做 ...
- 数字IC后端设计实现流程之floorplan及powerplan规划
数字IC后端设计实现floorplan及powerplan规划 数字 IC 后端设计实现流程之 initial design 初始化 Initial 模块形状 估算完模块的面积后,block owne ...
- 数字IC设计入门(8)初识数字芯片设计前端
前端做什么工作 数字前端设计也称逻辑设计,前端以设计架构为起点,以功能正确且满足目标时序的网表为终点,用逻辑电路实现预期的功能.主要包括:规则书制定.系统架构设计.部件详细设计.HDL编码.仿真验证. ...
- FPGA数字信号处理(二)并行FIR滤波器Verilog设计
该篇是FPGA数字信号处理的第二篇,选题为DSP系统中极其常用的FIR滤波器.本文将简单介绍FIR滤波器的原理,详细介绍使用Verilog HDL设计并行FIR滤波器的流程和方法.接下来几篇会介绍串行 ...
- 数字逻辑课程设计,简单的8位模型计算机verilog设计
简单8位模型计算机 0.摘要 1.绪论 1.1 模型计算机简介 1.2 设计主要内容 1.2.1 设计指标 1.2.2 设计思路 2.系统设计 2.1模型计算机原理 2.2 模型计算机组成 2.3 模 ...
- FPGA数字信号处理(十六)单级CIC滤波器Verilog设计
该篇是FPGA数字信号处理的第16篇,选题为多速率信号处理系统中常用的CIC滤波器.本文将详细介绍使用Verilog HDL设计单级CIC滤波器的方法.接下来几篇会介绍多级CIC滤波器的Verilog ...
最新文章
- 图像分割--PixelNet: Representation of the pixels, by the pixels, and for the pixels
- vim command(vim命令)
- 1.3.2 向量化实现浅层神经网络
- linux设备模型的主要功能,第 14 章 Linux 设备模型
- 最新搜索引擎网站提交登录入口和收录入口大全
- java文件虚拟路径_java虚拟路径的总结
- 使用json把php数据传给js处理
- 数据结构-----平衡二叉树
- 如何在IDEA中使用 Jclasslib
- Unity 卡通渲染 part-1
- 系统内存地址PEEK值大全
- 密西根大学张阳教授受聘中国上海交通大学客座教授(图)
- LabVIEW2021测量和绘制滤波器的Nyquist曲线。
- ubuntu16.04 误删文件找回
- SSM实现养老院管理系统
- Django学习笔记(下)
- 又一降糖药有抗癌活性!抑制多种肿瘤生长
- C# winform简易连连看小游戏
- 可缩放性_缩放Sprint以提高安全性和隐私性
- 0019 求圆台的体积
热门文章
- K8S 5G 专有词汇
- 三方直播SDK对比(腾讯云,阿里云,网易云信,七牛云,金山云,声网,即构科技)
- STOP 0x00000051(0xC0000008,0x00000000,0xE101B008,0x108FBC4)解决方法
- SPSS绘制四分位数【箱型图】
- spwm控制算法c语言实现,采用Verilog HDL语言与DDS技术实现SPWM控制算法的FPGA设计
- qq的服务器协议,公开OICQ所有通讯协议
- hacker_从在Hacker News上展示我的作品中学到了什么
- Cool stuff
- C++两个函数可以相互递归吗_[算法系列] 搞懂递归, 看这篇就够了 !! 递归设计思路 + 经典例题层层递进
- 越南社区分享:我们爱开发者 | ArcBlock 活动