USB通讯基FPGA的CY7C68013A实现（2）

写这篇博客的初衷

虽然很多人都会被68013的寄存器配置困扰，但是对于我们的使用来讲，官方和很多厂商会提供固件库，他们都会把常用功能都已经配置好，对于我们直接使用他们的固件就够了，对于我们开发而言可能更重要的是固件库如何使用，而不是修改，后面我打算单独写一写我漫长的探索固件库安装下载之路，在此之前，对于本次的博客，我想谈一下自己对CYP68013A的引脚的理解，理解一颗芯片的功能首先还是要知道他都有那些输入输出，每个输入输出要连接哪些功能的引脚，大概知道我们要使用到那些功能也就够了。

我对于电路图的理解

芯片的引脚分配

对于56引脚的CY7C68013A而言，可以将其引脚分为电源引脚、配置引脚、功能引脚。

电源引脚

给芯片提供3.3V电源，分为模拟电源和数字电源部分，如AVCC、AGND、GND、VCC在不需要自己设计电路板时，我们只需要知道时3.3V电源即可，如果要自己设计PCB，为了电路性能最好还是要注意电源的分配。

配置引脚

RESRT复位引脚：低电平复位。
XTALIN:连接此信号至 24 MHz 的并联谐振电路，连接主模晶振和负载电容至 GND。
TXALOUT:晶振输出。连接此信号至 24 MHz 的并联谐振电路，连接主模晶振和负载电容至 GND。
DNINUS:USB D – 信号 . 连接至 USB D– 信号。
DPLUS：USB D+ 信号。连接至 USB D+ 信号。
SCL:iic通讯，一般后面接EEPROM，从EEPROM中启动程序，掉电不需要重新刷固件。
SDA:iic通讯一般后面接EEPROM。
WAKEUP:USB 唤醒。如果 8051 处于暂停模式，则激活此引脚可
以启动振荡器，并中断 8051 以使其退出暂停模式。保持 WAKEUP（唤醒）为激活状态，这样将阻止EZ-USB®芯片暂停,不适用该功能，可拉高。
RESERVED:连接至接地。

功能引脚

CLKOUT/PE1：通过68013芯片向外输出时钟，可以给FPGA或单片机提供时钟输入，需要注意的是，给FPGA做输入时钟的时候，需要接在FPGA可以做全局时钟的引脚上。也可以当作PE1引脚使用，在寄存器中可配置。
IFCLK/PE0 ：68013可以用晶振产生的48M时钟，也可以用外部设备提供的时钟，通过该引脚进行时钟输入，不使能该功能可当作PE0使用。
FLAGA、FLAGB、FLAGC：可以配置为endpoint的空、满标志，低表示空或满。
FLAGD/SLCS：可做状态标志或者片选，寄存器中配置。
SLWR ：拉低时，仅可以从端点读出数据给外设
SLRD ：拉低时，仅可以从外设向端点写入数据
SLOE ：FIFO输出使能，外部逻辑控制，当SLOE无效时，数据线不输出有效数据；
PKTEND ：向电脑发送数据时，置高向外发送一次数据，可以是一整包或不满一包
FIFOADR0、 FIFOADR1：：选择四个FIFO端点的地址线，外部逻辑控制。
FD[15:0] : 16位数据线，可以配置为FD[7:0] + PD[7:0] 每次传输FD[7：0]的8位数据，一般采用16位，传输数据量大。

这里只介绍了经常使用到的功能，对于复杂的应用可去我上篇博客里面给的百度网盘链接里的datasheet中看详细把介绍，就使用来说，上面介绍的功能就已经足够了，这些是基础也是最普遍使用的功能。希望对大伙有点帮助。
下一篇想来介绍一下简单的寄存器设置与keil使用。