前言

在数据处理的一个周期内，为了避免同时对RAM读和写，因此利用乒乓操作将读写分开，在一个周期内仅对一片RAM读，对另一片RAM写，下个周期后再换回来。因此，实际上一片RAM的操作周期是两个数据处理周期。

代码释义

scyc ：数据处理周期
exsig ：ram切换信号
wsig ：ram写信号
rsig ： ram读信号
addr1 ：ram1读写地址
addr2 ：ram2读写地址
dat_i ： ram写数据
dat_o ：模块输出数据
时序图如下所示，在每个wsig和rsig信号来时，在exsig为高电平时写RAM1、读RAM2，当exsig为低电平时，写RAM2.读RAM1，由此避免了在一个scyc周期内对一片RAM进行读写。

具体实现代码如下：

always@(posedge clk,negedge rst_n)if(!rst_n) beginw1clk<=1'b0;w2clk<=1'b0;r1clk<=1'b0;r2clk<=1'b0;endelse if(exsig==1'b1)if(wsig)w1clk<=1'b1;else if(rsig)r2clk<=1'b1;else beginw1clk<=1'b0;r2clk<=1'b0;endelse if(exsig==1'b0)if(wsig)w2clk<=1'b1;else if(rsig)r1clk<=1'b1;else beginw2clk<=1'b0;r1clk<=1'b0;endelse beginw1clk<=1'b0;w2clk<=1'b0;r1clk<=1'b0;r2clk<=1'b0;end

RAM的读写地址是在每次读信号后发生变化

always@(posedge clk,negedge rst_n)if(!rst_n) beginaddr1<=5'd0;addr2<=5'd0;endelse if(r1clk)addr1<=addr1+1'b1;else if(r2clk)addr2<=addr2+1'b1;

最终结果如下

稍后我会把链接放上来，是quartus 18.1工程文件，包括testbench，也可以把verilog文件添加到自己的工程中去。代码下载地址：
https://download.csdn.net/download/changshengxiao/11785262

FPGA两片RAM的乒乓操作相关推荐

FPGA基于双端口RAM的乒乓操作
如果需要重读,需要用ram,如果不需要重读的话就用FIFO 双buffer不太好实现错误重传机制!!!! 双buffer作用: 1.跨时钟域 2.完成数据位宽转换 3.完成数据缓冲双buffer缓冲 ...
最详细的FPGA的双口RAM乒乓操作与数据处理实例（第一部分）
首先说明一下代码都是自己完全手写的,如果有人看了我的代码,欢迎指出不足,写的不好也不要嘲笑,一个字一个字写出来的. - 1.目的测试双口RAM的乒乓操作的功能,研究RAM输入输出操作,以及乒乓操作 ...
乒乓RAM基本原理和操作介绍
引言乒乓操作是一个非常常用的数据流控制处理技巧,乒乓RAM源于乒乓操作的基本原理,本节将对乒乓RAM作一个简单的介绍,也作为平常学习笔记的一个记录,等忘记后可以回来复习复习. 主要内容乒 ...
（19）FPGA乒乓操作
(19)FPGA乒乓操作 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA乒乓操作 5)结语 1.2 FPGA简介 FPGA(Field Programmable ...
芯片设计概念：乒乓操作，串并转换，流水线操作
乒乓操作乒乓操作"是一个常常应用于数据流控制的处理技巧.通过乒乓操作实现低速模块处理高速数据的实质是:通过 DPRAM 这种缓存单元实现了数据流的串并转换,并行用 " 数据预处理 ...
ZYNQ之FPGA 片内RAM读写测试实验
文章目录前言一.添加RAM IP核二.编写测试程序三.添加ILA 四.分配管脚五.Simulator仿真六.硬件调试总结前言本实验的主要内容是介绍如何使用 FPGA内部的RAM以及程 ...
IIC总线随机读VHDL实现FIFO实现乒乓操作HM62256测试定制IP核
博客简介本博客是本人大二上学期数字系统实验硬件描述3的内容,在此记录以防丢失.目录如下: IIC串行总线时序分析 VHDL编程设计专门状态机与2片异步FIFO来实现乒乓操作设计HM62256测试电 ...
Quartus 平台 FPGA 片内 RAM 使用
Quartus 平台 FPGA 片内 RAM 使用本文将以 Quartus 自带的 RAM:2-PORT 为例,介绍 EP4CE6E22C8 On Chip Memory 的使用一.在 IP Ca ...
FPGA 单端口RAM IP核使用 vivado仿真
一.各类存储器简介 ROM:只读,只有读接口(读地址.读数据) RAM:可读可写,有读接口(读地址.读数据)和写接口(写使能.写数据.写地址),默认任何时刻都能读,没有读使能,大小和位宽查手册,需要持 ...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章 FPGA片内RAM读写测试实验
原创声明: 本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处. 适用于板卡型号: AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E ...

FPGA两片RAM的乒乓操作

前言

代码释义

FPGA两片RAM的乒乓操作相关推荐

最新文章

热门文章