verilog 1bit跨时钟同步器

快时钟到慢时钟有周期要求，不能太密集，至少间隔一个慢周期

//Synchronous
module tongbu(input           clka,input           clkb,input           rst_n,input           pulse_ina,output          pulse_outb,output          signal_outb
);//-------------------------------------------------------
reg             signal_a;
reg     [1:0]   signal_b_r;//-------------------------------------------------------
always @(negedge rst_n or posedge clka)begin
if(!rst_n)beginsignal_a<=0;
end
else if(pulse_ina)signal_a<=1;
else if(signal_b_r[0]==1)signal_a<=0;
elsesignal_a<=signal_a;
endalways @(negedge rst_n or posedge clkb)begin
if(!rst_n)beginsignal_b_r<=0;
end
else signal_b_r<={signal_b_r[0],signal_a};
end
assign pulse_outb=~signal_b_r[1] & signal_b_r[0];
assign signal_outb=signal_b_r[1];
endmodule

tb：

`timescale 1ns/1ns
module tongbu_tb();
reg clka,clkb,a,rst;
wire b,signal_outb;tongbu tongbu1(.clka(clka),.clkb(clkb),.pulse_ina(a),.pulse_outb(b),.rst_n(rst),.signal_outb(signal_outb));initial begin
clka=1;
clkb=1;
a=0;
rst=1;
#2 rst=0;
#1 rst=1;
#22 a=1;
#10 a=0;//#55 a=1;
//#60 a=0;
#300 $finish;
end
always #5 clka=~clka;
always #10 clkb=~clkb;endmodule

结果：

verilog 1bit跨时钟同步器相关推荐

【Verilog】跨时钟域设计Clock Domain Crossing Design（Multi cycle path formulation with feedback acknowledge）
上次写了跨时钟域设计MCP公式不带反馈的实现[Verilog]跨时钟域设计Clock Domain Crossing (CDC) Design(MCP formulation without feed ...
#Verilog HDL# 跨时钟域电路设计之结绳法（3）
信号从快时钟域到慢时钟域过渡时,慢时钟可能无法对快时钟变化太快的信号进行采样. 之前的同步器法对两个时钟间的关系有要求,结绳法适用于任何时钟域之间的过渡. 结绳法的原理是将快时钟信号的脉冲周期延长,等 ...
IC常用知识6-信号跨时钟同步
文章目录 1. 单bit信号跨时钟域传输 1.1 电平同步器 1.2 边沿检测器 1.3 脉冲同步器 1.4 电平延展-快到慢 2. 多bit信号跨时钟域传输 2.1. 握手 2.2. 异步FIFO ...
VL48-使用Verilog解决多bit MUX同步器—慢时钟域同步到快时钟域（多bit跨时钟域），快时钟同步使能端并通过该使能端控制输出数据
多bit MUX同步器:慢时钟域同步到快时钟域(多bit跨时钟域) 第一部分,题目描述及要求 1,题目要求 2,解题思路第二部分,代码 1,RTL代码 2,RTL代码生成的门级网表 3,测试代码 4 ...
FPGA数字IC刷题58道Verilog题解代码及视频讲解【FPGA探索者】【同步/异步FIFO】【跨时钟】
牛客 Verilog 刷题入门篇1~24 + 进阶篇1~34 题解代码,所有代码均能通过测试,配合视频讲解效果更佳.为避免内容冗余,本文只给出代码,部分题目给出必要说明. 很多题目本身出题有些问题,着 ...
跨时钟域方法（同步器、异步FIFO、边沿检测器、脉冲同步器、同步FIFO）
目录 1.跨时钟域方法的原因 2.跨时钟处理的两种思路 3.跨时钟域分类--单比特信号跨时钟 3.1.1慢时钟---快时钟.(满足三边沿准则,有效事件可以被安全采样) 3.1.2慢时钟---快时钟.( ...
跨时钟域信号处理(二)——异步fifo的Verilog实现(附同步fifo的实现)
需要回答几个问题: 1.什么是异步FIFO,异步FIFO有什么功能? 跨时钟域的数据交换,防止亚稳态. 2.在产生写满与读空信号时需要进行跨时钟域如何做的,且如何能正确指示空满状态? 寄存器打两拍+格 ...
跨时钟域传输和Verilog代码
文章目录基本概念一.单bit信号 1.慢时钟域信号同步到快时钟域 2.快时钟域信号同步到慢时钟域 3.结绳法处理单bit信号跨时钟域二.多bit控制信号跨时钟域同步三.多bit数据流跨时钟域同 ...
FPGA知识点汇总（verilog、数字电路、时序分析、跨时钟域、亚稳态）
FPGA十分擅长同时做简单且重复的工作(并行计算)人工智能就有许多重复性.需要并行计算的工作如模式识别.图像处理,在通信领域,FPGA的低延时.可编程.低功耗的特点开发流程:RTL设计,仿真验证,逻 ...

verilog 1bit跨时钟同步器

verilog 1bit跨时钟同步器相关推荐

最新文章

热门文章