双向移位寄存器VHDL设计.doc

双向移位寄存器

引言

移位寄存器就是指具有移位功能的触发器组，它是在普通寄存器的基础上添加了移位功能的一种特殊的寄存器。通常，移位功能就是指在寄存器里面存储的二进制数据能够在时钟信号的控制下依次左移或者右移。移位寄存器是一种非常有用的时序逻辑电路，它常用于数据的串/并转换、并/串转换、数值运算、数据处理以及乘法移位操作等。

移位寄存器按照移位方向来进行分类，可以分类左移移位寄存器、右移移位寄存器和双向移位寄存器等。本文将介绍双向移位寄存器。

2．VHDL 程序

双向移位寄存器的VHDL程序如下：

LIBRARY ieee; --打开需要用到的库

USE ieee.std_logic_1164.all;

USE ieee.std_logic_arith.all;

USE ieee.std_logic_unsigned.all;

ENTITY rom_shift IS --实体说明

PORT

(

clk : INSTD_LOGIC;

d : INSTD_LOGIC;

dir: INSTD_LOGIC;

q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)

);

END rom_shift;

ARCHITECTURE behave OF rom_shift IS --结构体定义

SIGNALqn: STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

PROCESS (clk)

BEGIN

IF (clk'EVENT AND clk='1') THEN

IF dir='0' THEN

qn(0)<=d; --将输入数据d赋给最低位

FOR i IN 1 TO 3 LOOP --数据由低位向高位移

qn(i)<=qn(i-1);

END LOOP;

ELSE

qn(3)<=d; --若dir=‘1’

FOR i IN 2 DOWNTO 0 LOOP --数据由高位向低位移

qn(i)<=qn(i+1);

END LOOP;

END IF;

END IF;

END PROCESS;

q<=qn;

END behave;

3．仿真结果如下：

实现功能：由程序可以看出，输入信号有clk,dir,d,其中clk为时钟信号，dir为移位方向控制信号。当dir=0时，使输入信号由低位向高位移；当dir=1时，输入信号由高位向低位移。

二、从下列各题中任选3个，或任选2个并再自选一个难度相当的通信或电子系统，编写完代码后在计算机上仿真,提交完整的文档(包括：设计原理、VHDL程序、仿真结果等)，并在课堂上进行交流。

设计一个按键脉冲宽度处理电路。假设按键的高电平脉冲宽度可能为10－100个时钟宽度，设计一个电路使每次按键在按键松开(释放)时输出一个时钟周期的高电平脉冲。根据代码画出电路结构示意图。

设计原理：此设计是用于按键防抖动。首先设计一个计数器计算出按键被按下多长时间，然后进行判断。若按键按下去的时间在10——100个时钟宽度以内，当按键松开时，输出一个时钟周期的高电平脉冲。

VERILOG 程序：

module pushbutton(clk,pushdown,clkout); //定义模块名，端口名称

input clk,pushdown; //定义输入端口

output clkout; //定义输出端口

reg[7:0] cnt; //定义计数器为8位寄存器

reg clkout;

always @(posedge clk) //在时钟上升沿触发

begin

if(!pushdown) //当按键没按下时，计数值为0

cnt<=0;

else

cnt<=cnt+1;