Microsemi SmartFusion系列FPGA简介

文章目录

前言
微控制器系统（MSS）
高性能FPGA
可编程模拟前端（AFE）
模拟计算引擎（ACE）
特点简介
设计流程
器件选型
交流群

前言

Actel SmartFusion®系列智能型混合信号 FPGA 采用与 Fusion 混合信号 FPGA 相同的技术，并通过 Flash 半导体工艺集成了可编程的高性能模拟模块和硬化的 ARM® Cortex-M3 微控制器模块。SmartFusion 将这三种不相关的技术整合在一起，使得其成本大大降低，占位面积大大减少，不仅具有 FPGA 的高速并行的特点，而且可以发挥 ARM 灵活控制的长处，取长补短，它将成为新一代 SOC 完美的解决方案。

关于Microsemi SmartFusion系列，开发工具Libero SoC的使用，FPGA和ARM部分的开发等，可以关注我的专栏：Microsemi Libero系列教程

微控制器系统（MSS）

MSS 由 100 MHz Cortex-M3 处理器与集成外设组成，其中，外设通过一个多层 AHB 总线矩阵（ABM）互相连接。这个矩阵使得 Cortex-M3 处理器、FPGA Fabric 主机、以太网MAC（有效时）以及外设 DMA（PDMA）控制器充当着集成外设、FPGA Fabric、嵌入式非易失存储器（eNVM）、嵌入式同步 RAM（eSRAM）、外部存储器控制器（EMC）和模拟计算引擎（ACE）模块的主机。

不同密度的 SmartFusion 器件其集成外设的组合也不同。可用的外设包括 SPI、I2C 和 UART 串行端口、嵌入式 FlashROM（EFROM）、10/100 以太网 MAC、定时器、锁相环（PLL）、振荡器、实时计数器（RTC）和外设 DMA 控制器（PDMA）。

100 MHz 的 32 位 ARM® Cortex™-M3，零等待状态存储器实现 1.25 DMIPS/MHz 吞吐量
存储器保护单元（MPU）
单周期乘法，硬件除法
JTAG 调试（四线），串行线调试（SWD–双线）和单线浏览器（SWV）接口
嵌入式 Flash 存储器（eNVM），64K 字节～512K 字节
嵌入式高速 SRAM（eSRAM），16K 字节～64K 字节，含 2 个物理块，2 个不同主机可同时访问它
片上存储器的带宽最高可达 16 Gbps
带 RMII 接口的 10/100 以太网 MAC
可编程的外部存储器控制器
异步存储器
NOR Flash，SRAM，PSRAM
同步 SRAM
两个 I2C 外设
两个 16550 UART
两个 SPI 外设
两个 32 位定时器
32 位看门狗定时器
8 通道 DMA 控制器
1.5 MHz～20 MHz 主振荡器
电池供电的、带实时计数器（RTC）的 32 KHz 低功率振荡器
精度为 1%的 100 MHz 嵌入式 RC 振荡器
带 4 个输出相位的嵌入式 PLL

高性能FPGA

Actel SmartFusion 系列器件基于已经证实的 ProASIC3 Flash FPGA 体系结构，拥有只有基于 Flash 的器件才有的优势：

采用基于 Flash 的、130nm、7 层金属的 CMOS 工艺
非易失，断电时保留程序
350 MHz 系统性能
嵌入式 SRAM 与 FIFO
SRAM block 的长宽比可调节
可选用×1，×2，×4，×9 与×18 组合
真实双端口 SRAM（×18 组合除外）
可编程的嵌入式 FIFO 控制逻辑
通过 JTAG 采用 128 位高级加密标准（AES）解密技术实现安全 ISP
采用 FlashLock 技术保护 FPGA 内容
5 个时钟调节电路（CCC）模块，每个模块最多可带 2 个集成模拟 PLL
相移、分频/倍频、延时等均可配置
频率：输入为 1.5～350 MHz，输出为 0.75～350 MHz

可编程模拟前端（AFE）

SmartFusion 器件在 Fusion 器件的基础上增加了一个增强型模拟前端。逐次逼近型模数转换器（SAR ADC）与 Fusion 器件上的那些 ADC 类似。此外，SmartFusion 还增加了一级sigma-delta（∑-△）数模转换器（SDD DAC）。

SmartFusion 通过其信号调节模块（SCB）可以同时处理多个模拟信号。SCB 由有源双极预分频器（ABPS）、比较器、电流监控器与温度监控器联合组成。ABPS 模块可以向 ADC 提供大的双极电压。电流监控器负责提取外部检测电阻两端的电压并将它转换成一个适合 ADC 输入范围的电压。类似地，温度监控器负责读取流过外部 PN 结点（二极管或三极管）的电压并将它转换成适用于 ADC 的电压。此外，SCB 还包含了几个比较器，用于在不使用 ADC 的情况下监控快速信号的阈值电压。比较器的输出可以馈送至模拟计算引擎或 ADC。

最多可包含 3 个 12 位 SAR ADC
12 位模式时的速率为 500 Ksps
8 位和 10 位模式时的速率为 600 Ksps
2.56V 内部参考电压或者外部参考电压
每个 ADC 包含一个一级 Sigma-Delta（Σ- ）DAC
12 位 500 Ksps 更新速率
每个器件最多可包含 5 个新的高性能模拟信号调节模块（SCB），每个模块包括：
2 个高电压双极电压监控器（4 个输入的电压为±2.5V～－11.5/＋14V），精度为 1%
高增益电流监控器，差分增益=50，共模电压高达 14V
温度监控器（12 位模式时的分辨率=1/4℃；准确温度范围是-55℃～150℃）
多达 10 个高速比较器（tpd = 50ns）

模拟计算引擎（ACE）

模拟计算引擎（ACE）相当于一个小处理器，我们通过它来控制 SmartFusion 中的混合信号模块以及将这些模块连接到其它系统。ACE 的任务是不再让 Cortex-M3 来控制模拟模块，因此相对于由主处理器负责监控模拟模块这种做法，其吞吐率要更快，功耗也更低。 ACE 专门用来处理 ADC、DAC 和 SCB 的采样、时序以及后处理等过程。

特点简介

低成本

Flash 技术带给设计人员的好处远远不止低单位成本、高性能和使用方便。与基于 SRAM 的 FPGA 不同的是，以 Flash 为基础的 SmartFusion 器件具有上电即行的特性，不需要外部引导 PROM；板内的安全机制可以防止编程信息被访问，从而使得 FPGA 逻辑可以安全地进行远程更新。设计人员也可以执行安全的远程在系统编程（ISP），以支持未来的反复设计与现场升级，同时又确保宝贵的知识产权（IP）不会被泄漏或复制。此外，我们还可以通过业内标准的 AES 算法来实现安全的在系统编程（ISP）

低功耗

基于 Flash 的 SmartFusion 器件所表现出来的功率特性与 ASIC 类似，这使得它们非常适用于注重功耗的应用场合。我们知道，许多 FPGA 器件在上电时常常会出现电流浪涌（current surge）和大的过渡电流，而 SmartFusion 器件却不会出现这类问题。

此外，SmartFusion 器件的动态功耗很低，并支持低功耗待机模式与超低功耗睡眠模式，因而进一步节省了功耗。

安全

基于 Flash 的非易失性 SmartFusion 器件不需要引导 PROM，因此不存在脆弱的且容易被拷贝的外部位流。SmartFusion 器件内部集成了 FlashLock 技术，无需任何外部开销就可以提供一种结合“可重复编程和设计安全”的独特组合，并且拥有配备非易失性 Flash 编程能力的 FPGA 才具有的优点。

SmartFusion 器件使用一个 128 位 FlashLock 和一个单独的 AES 密钥加密已编程好的知识产权（IP）和配置数据。在装载 Fusion 器件的 FlashROM 数据之前，我们也可以先将它们加密。此外，通过使用 AES-128（FIPS192）分组密码（block cipher）加密标准，还可以在运行期间对 Flash 存储器块进行编程。

经过 AES 加密的 SmartFusion 器件可以通过公共网络（像互联网等）安全地进行远程在线升级，确保宝贵的 IP 不会被过建、拷贝或剽窃。另外一种安全措施是，我们可对已编程 SmartFusion 器件的配置信息进行安全设计验证，但不能将它读回。在设计过程中，用户既可以控制和定义 Flash 存储块的内部访问也可控制其外部访问。

内置在 FPGA Fabric 内的安全性是 SmartFusion 器件固有的特性。Flash 单元位于 7 层金属层之下，并且使用了非常多的器件设计与布局技术，可以很好地抵制侵入性攻击（invasive attack）。带有 FlashLock 和 AES 加密的 SmartFusion 系列器件是唯一一类能很好地抵制侵入性攻击和非侵入性攻击的器件，它使得用户宝贵的 IP 可以受到很好的保护，同时也让远程 ISP 变成了可能。SmartFusion 器件为可编程逻辑设计提供了最牢靠的安全性。

单芯片

基于 Flash 的 FPGA 将配置信息存放在片内 Flash 单元中。一旦被编程好后，配置数据就成为了 FPGA 结构的一个固有部分，这样系统上电时就不再需要加载外部配置数据（这与基于 SRAM 的 FPGA 不同）。因此，基于 Flash 的 SmartFusion FPGA 在加载器件配置数据时不需要 EEPROM 或微控制器等系统配置元件。这样一来既降低了物料清单（bill-of-material）的花费，又节省了印刷电路板（PCB）的空间，同时还提高了安全性和系统可靠性。

上电即运行

基于 Flash 的 SmartFusion 器件支持上电即行（LAPU）。LAPU SmartFusion 器件无需复杂的可编程逻辑器件（CPLD），极大地简化了整个系统设计并降低了总系统成本。 SmartFusion 用 LAPU 时钟（PLL）替代了片外时钟资源。此外，就算系统电源出现干扰脉冲（glitch）和掉电等情况，SmartFusion 器件的 Flash 配置也不会被破坏。SmartFusion 器件与基于 SRAM 的 FPGA 不同，当系统电源恢复供电时它不需要重新加载配置信息。这样，在PCB 设计中就可以减少昂贵的电压监控器与掉电检测等器件的使用，甚至可以完全不需要使用它们。基于 Flash 的 SmartFusion 器件简化了整个系统设计、降低了成本和设计风险，同时又提高了系统可靠性。

固件错误免疫
当大气层产生的高能量中子冲击一个 SRAM FPGA 的配置单元时，常常会出现固件错误（Firm Error）。碰撞的能量可以改变配置单元的状态，因而会以不可预测的方式改变其逻辑、布线（routing）或 I/O 行为。

此外，阿尔法粒子也会导致辐射引发的固件错误。阿尔法辐射若要引起软错误或固件错误，其放射源必需非常靠近受影响的电路。阿尔法源应当位于封装制模（package molding）混合物中或芯片本身内。通过越来越多地使用低阿尔法（low-alpha）制模混合物，可以帮助减少阿尔法引发的固件错误，但却不能完全消除。

固件错误在 SRAM FPGA 中是不可避免的，它可能会导致系统彻底失效。但基于 Flash

的 SmartFusion FPGA 却不会产生固件错误。因为，它一旦被编程后，其 Flash 单元配置元素将不会被高能量中子改变，因此也就不受高能量中子的影响。所有 FPGA 器件的用户数据

SRAM 都会出现可恢复错误或软错误。用户可以通过使用 FPGA Fabric 中内置的错误检测和校正（EDAC）电路来减少这些错误的产生。

内部框图

设计流程

Micosemi SmartFusion 系列 FPGA 部分的开发使用的是官方的Libero SoC，ARM微控制器程序的开发，可以使用通用的ARM MCU开发工具，如Keil、IAR等，也可以使用官方基于Eclipse和ARM GCC工具链的开发工具SoftConsole。

程序的下载和调试，FPGA 部分程序的下载和调试，使用FlashPro 4/5下载器，ARM部分程序的调试使用通用的ARM调试工具，JLink或CMSIS-DAP。当然，也可以使用SoftConsole+FlashPro来进行ARM程序的调试。

关于Microsemi SmartFusion系列，开发工具Libero SoC的使用，FPGA和ARM部分的开发等，可以关注我的专栏：Microsemi Libero系列教程

开发流程：

器件选型

SmartFusion 系列主要分为3个型号，A2F060/A2F200/A2F500，资源依次增加，同一封装的不同型号，可以直接替换。

注意：

有 16 个 MSS I/O 是复用的，如果 MSS 不需要这些 I/O，可以将它们用作 FPGA I/O。这些 I/O 支持施密特触发器，但只支持 LVTTL 和 VCMOS（1.5/ 1.8/ 2.5，3.3V）标准。
有 9 个 MSS I/O 主要用于 10/100 以太网 MAC，它们也是复用的，如果设计中没有用到以太网 MAC，可以将这些 I/O 用作 FPGA I/O。这些 I/O 支持施密特触发器，但只支持 LVTTL 和 LVCMOS（1.5V/ 1.8/ 2.5，3.3V）标准。

管脚数量

温度范围

注：
[1] C = 商业温度范围：0℃～85℃（结温）
[2] I = 工业温度范围：-40℃～100℃（结温）

产品型号说明

交流群

由于Microsemi/Actel FPGA使用较少，开发者找资料或者是遇到问题时非常不方便，所以为了方便Microsemi FPGA开发者互相交流，创建如下QQ群，扫码可直接进群：