DC、DCT、DCG的区别以及 Wire_load_mode

在dc家族系列中，DC_V,DC_E为基本的DC(Design Compiler)工具，具有dc所具备的基本fearture，DC在synopys工具系列中位置，举足轻重，也是业界使用最广泛的综合工具，相比candence的RC（RTL compiler）有更大的客户群。进入到亚微米工艺下，DCT/DCG已逐渐成为优化时序的一种选择。在说明这个问题之前，就我所接触到的DC相关的license问题，简述一下synopsys的生财之道。

可以说DC是synopsys最挣钱的EDA工具，除了基本的fearture需要license以外，一些高级的fearture，都需要额外收费。比如
1、compile_ultra
2、set_host_number
3、design_ware库（又细分为很多种比如低功耗，多比特寄存器，以及一些IP）。
4、DCT
5、DCG
等等，这些都需要license,而且价格不菲。大家可以在synopsys官网上看到这些。那么言归正传，DC/DCT/DCG有什么区别和联系呢?

1、首先简单的讲，DCG包含DCT所有fearture，DCT包含DC所有fearture，当然有一些DC的fearture在DCT和DCG中已不再适用，比如wire_load_model的设置。

2、从库的角度来看，DCT/DCG相比DC多了physical library的设置。DCG相比DCT又多了对layer,congestion相关的设置。

3、DCT的出现主要是解决DC的时序模型中，wire_load_model误差过大的问题，使得DCT在综合的时候可以更加精确考虑path中线延时，并结合更加准确的path的时序情况进行优化。而DCG主要是在DCT的基础上解决拥塞问题，更好的布局布线。
wire_load_model 可以参博客：https://blog.csdn.net/u010827375/article/details/91398103
在RTL代码综合阶段进行静态时序分析时，工艺库里面提供了标准单元的延时和功耗信息，但是互联线仍没有物理信息，这时就通过线负载模型来估算物理实现后的线负载大小，这种模型简单来说就是根据扇出预估连线长度，再根据连线长度来进行线上电阻、电容和面积等参数预估。

4、 DCT/DCG相比DC都需要输入物理约束。通常是通过ICC做floorplan之后的def文件中抽取物理约束信息。目前来看通过物理约束命令，编写物理约束已成为鸡肋，主要原因，这个阶段很难通过命令精确的表述block的布局布线信息。

5、低功耗设计中upf/cpf文件的编写，是低功耗设计的基本功。DC/DCT/DCG都支持低功耗设计。

6、DC:dc_shell-t DCT: dc_shell-topo ，必须启动compile_ultra，DCG:区别在与启动DCT后，在compile_ultra 之后多了-spg选项。
总之DC/DCT/DCG既有区别又有联系。注意对比中熟悉其特征。

DC DCT DCG wireload model相关推荐

DC/DCT/DCG 差别和联系
1.连线优化 2.MUX结构优化 3.门级结构优化 DC/DCT/DCG 差别和联系转自:https://www.cnblogs.com/wt-seu/p/12812663.html 在dc家族系列 ...
DC1+2: Tcl与Design Compiler （一二）——前言+DC综合与Tcl语法结构概述+DCT/DCG+wireloadmodel+Comments
DCbasic and TCL命令本文如果有错,欢迎留言更正:此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 1.逻辑综合的 ...
【DC综合】逻辑综合的实施流程
逻辑综合实施流程 1. DC启动 1.1 四种启动方式 1.2 日志文件 1.3 启动文件 2. 读入设计文件 2.1 read 2.2 analyze&elaborate 2.3 link ...
DC中wire_load_model与wire_load_mode
说起wire load model,IC设计EDA流程工程师就会想到DC的两种工具模式:线负载模式(wire load mode)和拓扑模式(topographicalmode).为什么基本所有深亚微 ...
ICC/ICC2 or INN 一点不成熟的浅见
笔者作为ICC/ICC2的深度用户(deep user),在过去的大部分时间都在把玩S家APR工具里的各种相关命令.配置和GUI操作种种.最近几年也有了机会使用了C家强大的ARP工具:innovus, ...
【STA】（1）引言
目录 1. 纳米级设计 2. 什么是STA 3. 为什么要进行STA 4. 设计流程 5. 不同阶段的STA 6. STA的局限性 1. 纳米级设计在半导体器件中,金属互连线通常被用来连接电路中的各 ...
EETOP版主后端面试问题每日一题
转载地址:版主个人空间转载的csdn地址:csdn地址后端面试–每日一题(084) Design 4-bit asynchronous counter? how to set timing con ...
数字IC后端实现的一些基本概念
1.1 EETOP版主面试问题 001) Why power stripes routed in the top metal layers? 为什么电源走线选用最上面的金属层? 因为顶层金属通常比较厚 ...
芯片设计里的Multi-Bit FF探究
在现代的芯片设计里边,工程师在优化功耗和面积上无所不有其极,这里讨论的multi-bit FF 就是其中的一种方法或者称之为一种流程. MBIT FF vs signle bit FF Multi-b ...

DC DCT DCG wireload model

DC、DCT、DCG的区别以及 Wire_load_mode

DC DCT DCG wireload model相关推荐

最新文章

热门文章

DC DCT DCG wireload model

DC、DCT、DCG的区别 以及 Wire_load_mode

DC DCT DCG wireload model相关推荐

最新文章

热门文章

DC、DCT、DCG的区别以及 Wire_load_mode