PCIe Receiver内部恢复时钟与本地时钟

本文就PCIe Receiver内部恢复时钟与本地时钟之前的关系根据弹性缓冲的相关资料做一个浅显的学习整理，如有读者发现问题或错误，请慷慨指出，后期也会持续修正优化，谢谢！

对于PCIe总线的数据传输，我们知道其相对于PCI和PCI-X并行总线的极大不同点是使用了点对点式的差分串行链路进行信号传输，信号上已经没有并行总线的同步时钟。但任何电路都需要时钟进行驱动，特别是总线信号，发送端需要时钟驱动打出信号，接收端则需要时钟采样信号，进而识别信息。

此处插入一个题外话：对于一些常见低速总线，例如I2C、SPI、LPC总线等，都有专门的时钟信号，信息的采集基于数据信号和时钟信号之间的时序关系，早期的PCI并行总线也是有多位数据信号与时钟信号，这种基于始终存在的时钟信号进行数据传输的传输方式叫作同步传输。相对也有异步传输，例如UART总线，并不存在独立的时钟信号，只有数据信号，总线两端设备使用特殊方式对信号进行识别采样，比如下降沿作为信号开始的标志，接收端检测到链路上出现下降沿（这种情况总线正常的空闲状态应该是高电平）则认为开始传递信息，于是采用固定的时钟频率（也即是波特率）开始采样，至于什么时候结束，比如约定连续出现多少个高电平则认为信息传递结束，就停止采样。由此可见，异步传输比较简单，也比较粗糙，信号以串行的方式在一根信号上传输，为了保证接收端数据采样的正确率，不太可能使用很高的传输速率，因此适用于低速传输，且一般波特率比较固定，速率灵活性不大；同步传输，相比而言要复杂，接收端对信号进行采样是对时序的判断，而不是直接对数据信号进行采样，只要传输的信号满足时序要求，即可采样正确的信号，时序要求决定了速率的范围。

从上述同步和异步传输的简述可以看到两者的差异在于数据信号传输时，是否有相应的时钟信号一起传输，在接收端进行数据采样是基于什么方式。同步传输需要有时钟信号一起传输，接收端对时钟和数据信号的时序进行判断，随着信号传输速率的不断提升，同步传输遇到了困难，即是时钟频率不断提升，传输速率也不断提升，对时序的要求越来越严苛，SI的影响也越来越大，特别是对多数据信号的并行总线，由于在PCB走线上的差异以及传输环境噪声的影响，要保证多个数据信号对时钟信号的同步性，满足时序要求，变得非常困难。此时差分信号能够发挥其优势了，通过对两根相位相反的信号做差值来得到最终的信号，只要保证这两根信号紧耦合，走线环境一致，那么环境对两个信号的影响也几乎是相同的，做差值后，则将外界因素抵消了，具有很高的抗干扰性。

当前思路混乱，回归正题，PCIe信号属于差分信号，也是同步传输方式，但是没有专门的同步时钟！我们在设计电路时，通常会提供一组100MHz差分时钟给后端设备，这并不是上文所说的同步时钟。PCIe的时钟是嵌入到差分信号中的，PCIe总线在训练之初会完成一个bit lock，在这个过程中链路上会传输一段0和1间隔序列，即是连续的高低电平，就是用来给Receiver提取时钟的。Receiver提到到时钟后，才能够继续捕获一位一位的数据，也就是做bit的识别，再往后则是做多个bit的识别，即序列识别。在PCIe Transmitter里会进行编码操作，这个编码即是让0和1的数量更加均衡，以防止总线时钟丢失。另外，总线处于空闲状态时，也会持续传输时钟对齐码流，以防止一不留神丢了时钟，突然有数据过来的时候找不着北。

基本明白了PCIe总线上传输数据和传输时钟是怎么回事后，再来看看刚才被丢到一边的100MHz时钟，这位仁兄打什么酱油的。通常我们会为PCIe设备需要100MHz参考时钟，不论是Root还是switch还是endpoint，这个时钟我们称为参考时钟，而没有称之为同步时钟。PCIe controller内部电路运行是需要时钟的，这个100MHz参考时钟即是提供给controller使用的时钟，和任何一个电路系统需要时钟是相同的概念。100MHz时钟输入controller后，经内部PLL进行倍频再分给各部分电路使用。PCIe总线在不断升级，PLL倍频的最大值也在不断提升，当然controller内部的机制根据每个厂家具体情况而不同。既然100MHz时钟不是用来同步差分信号，而是用于controller内部的，那么PCIe总线两端的设备也是可以独立使用100MHz时钟源的，这种架构称之为独立时钟架构。用这种架构思考PCIe总线，就不那么容易将100MHz时钟认为是同步时钟了。

现在抛出本文要说明问题：当前我们在进行PCIe架构设计时常使用的是同源时钟架构，也即是PCIe的root和endpoint都使用同一个源头出来的100MHz参考时钟，在这种架构中会对时钟走线长度以及收发链路的时钟延时进行限制，为什么会有这样的限制？这个限制的依据是什么？要解决的问题是什么？本文就这个问题进行持续性分析，希望可以找到各方面的原因。

此问题首先涉及到一个与上文有关的疑问点：既然PCIe Receiver接受的数据是基于总线上恢复的时钟（使用CDR恢复的时钟），那么和100MHz参考时钟有什么关系，为什么要对100MHz时钟进行限制？（Tranmitter负责按照时钟节拍将数据打出去即可）这两个时钟兄弟有什么关系？这里涉及到Receiver内部的工作机制，其中有一个部件叫做Elastic Buffer——弹性缓冲，这个部件的作用即是将按照CDR恢复时钟采样得到的数据继续向后面电路传输时，进行一个过渡。为什么需要过渡？因为后面电路所采用的时钟就不是CDR恢复的时钟了，而是Receiver使用100MHz参考时钟进行倍频而得到的时钟。这里存在2个时钟，数据需要从一个时钟域传输到另一个时钟域，虽然前后的时钟被处理到了同一个频率，但谁也不能保证他俩频率完全一模一样，相位一模一样。理论上世间也会很难存在完全一样的事物，这也不是我们设计电路的目的。既然存在差异，这个差异会不会影响数据从一边传到另一边呢？比如张三一分钟可以喝3杯水，李四却要给4杯水，显然张三可能溺死；或者李四只给2杯水，张三则喝不饱。

这里插入一个题外话，在其他信号的传输过程中也会遇到类似的问题，比如CPU的处理频率极高，每秒可以处理XXX级别数据，而数据要从机械硬盘取出来传输到CPU中进行处理，机械硬盘存取数据的速率比CPU处理数据的速率不知道慢多少倍，怎么办？先通过高带宽的总线把数据不停地从硬盘往内存搬，搬到一定数量后，CPU再过来一次拿走，这个过程CPU就短时间操作一次，其他时间处理其他事，而外围的内存、总线和硬盘则是不停在做搬运工作。这种方法可以称之为缓存：找个地方放东西，这个地方两边的人根据速率差异进行不同量的工作，以缓解两边的差异。那么PCIe Receiver的时钟差异问题，是不是也可以用这个方法，那不用，为什么？缓存两边设备的频率或者速率相差很大，同步几乎不可能。而上文中PCIe Receiver内部2个时钟的差异其实并不大，设计上是希望频率完全一致的，这种情况还用不着缓存。

弹性缓冲的工作原理如下图所示（图片摘自参考文件《Elastic Buffer Implementations in PCI Express Device》 Joe Winkles），buffer左侧数据进入使用CDR恢复的时钟采样的数据，属于恢复时钟域，buffer右侧数据取出则是controller使用100MHz参考时钟进行倍频后的本地时钟，属于本地时钟域。两个时钟由于各种不可控因素会存在很小的频率差异和相位差异，弹性缓冲是一个先进先出的缓冲空间，数据从左边进，然后按照进来的顺序再从右边出。入口和出口的差异使用SKP序列进行处理。

SKP序列是PCIe总线专门用于补偿时钟差异的特殊序列（下图摘自参考文件《PCIe 5.0 Base Specification》 PIG-SIG），这个序列不传输有效数据信息，简单来说是用来占位置的。SKP序列会在总线上定期插入（不出意外则定期插入）数据序列中占几个位置，具体占位置大小，不同代的PCIe不同。当SKP序列和有效数据序列一起被receiver采样进入到弹性缓冲后，也占用了弹性缓冲的若干位置。

SKP发挥作用的方式很简单，当数据进入的时钟频率（CDR恢复的时钟频率）大于数据出的时钟频率（本地时钟频率）时，数据进的比走的快，会导致进入buffer的数据累积越来越多，甚至可能溢出丢失，在这种情况下，则从buffer中抽出几个SKP，将位置空出来，那么数据就不会溢出了（下图摘自参考文件《Elastic Buffer Implementations in PCI Express Device》 Joe Winkles）。

当数据进入的时钟频率（CDR恢复的时钟频率）小于数据出的时钟频率（本地时钟频率）时，数据走的比进的快，会导致buffer的数据越来越少，甚至buffer被掏空，在这种情况下，则向buffer中插入几个SKP，填充buffer（下图摘自参考文件《Elastic Buffer Implementations in PCI Express Device》 Joe Winkles）。

通过抽走和插入SKP序列的方式，可以解决两边时钟频率差异的问题。弹性缓冲自身有状态检测功能，能够不断监测buffer内的数据量，从而做出响应，具体操作的SKP数量，根据不同厂家的controller设计而不同。

从弹性缓冲的工作原理可以看到，其对时钟差异的补偿量级，可能也只是可以操作的SKP数量所对应的时间，而一个SKP序列，在PCIE 5.0只有16bit数据，所对应的时间极短，由此弹性缓冲能够补偿的时间也是极短的。如果buffer两边的时钟相差很大，那么弹性缓冲也是无能为力的，因此对于时钟需要进行一个限制。

上文就时钟限制问题，从一个方面做了简单的分析，更多方面的分析，后续持续进行，同时补充相关图片。。。

PCIe Receiver内部恢复时钟与本地时钟相关推荐

verilog编程always@（）内部敏感时钟不能出现时钟的上升和下降沿，行为级仿真可行，但不可综合
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一 ...
linux下将硬件时钟调整为与本地时钟一致
将硬件时钟调整为与本地时钟一致 timedatectl set-local-rtc 1 hwclock --systohc --localtime //与上面命令效果一致注意硬件时钟默认使用UTC ...
STM32使用内部时钟当系统时钟
最近刚开始接触STM32,因为项目中所使用的STM32没有外部晶振,再加上需要使用一些高频外设,所以说就只能使用内部的HSI作为PLL时钟源,作为系统时钟.下图为STM32F10时钟系统框图以及相应说 ...
UltraScale时钟资源和时钟管理模块
UltraScale时钟资源和时钟管理模块绪论图2.1和2.2给出了UltraScale结构的时钟结构.从图中可以看出,基本的结构是由表示分段时钟行和列的CR块构成的CR以一个单元的方式排列,从而 ...
以太网的时钟同步(1588时钟)
IEEE1588 标准定义了一个在测量和自动化系统中的时钟同步协议.该协议特别适合于以太网,可以实现微秒级高精度的时钟同步. 以太网的时钟同步 IEEE1588 定义了一个在测量和控制网络中,与网络交 ...
【嵌入式开发】时钟初始化 ( 时钟相关概念 | 嵌入式时钟体系 | Lock Time | 分频参数设置 | CPU 异步模式设置 | APLL MPLL 时钟频率设置 )
文章目录一. 时钟相关概念解析 1. 相关概念术语 ( 1 ) 时钟脉冲信号 ( 概念 : 电压幅度时间间隔形成脉冲 | 作用 : 时序逻辑基础间隔固定根据脉冲数量可计算出时间 ) ( 2 ...
什么是系统时钟？什么是时钟系统？时钟系统有什么作用？
1.Q:什么是系统时钟?什么是时钟系统? A:通常所说的系统时钟就是指时钟系统,它是由振荡器(信号源).定时唤醒器.分频器等组成的电路.常用的信号源有晶体振荡器和RC振荡器. 2.Q:时钟系统有什么作 ...
歪解单片机的时钟系统--关于内外时钟切换及时钟超频测试
群友问过这种问题,外部接8M晶振和16M晶振有啥区别? 以我微薄的经验来看,这两个在用的时候差别不大,如果使用ST的固件库(以STM32F103为例),使用8M的晶振会更方便,不用改任何 ...
S32K144之时钟配置及时钟查看
S32K144之时钟配置及时钟查看以S32K144为配置测试一.时钟树介绍输入部分:S32K144有四个时钟源,如上图时钟树已圈出,分别是: 时钟源允许频率 Fast IRC(内部高速时钟源) ...
一文搞懂linux时间片，硬件时钟，软件时钟，实时时钟，时间中断，墙上时间
时间片: 时间片是一个数值,它表明程序在被抢占前所持续运行的时间. 相对时间绝对时间区别: 如果某个时间在5s后呗调度执行,那么系统所需要的不是绝对时间,而是相对时间(比如,相对现在5s后): ...

PCIe Receiver内部恢复时钟与本地时钟

PCIe Receiver内部恢复时钟与本地时钟相关推荐

最新文章

热门文章