X1000对于CPU Core的参数解读（MIPS Cache）

各自摘抄整合，大多来自互联网，链接已全部放出来

1.MIPS-Based XBurst® cores (up to 1.0GHz) 基于MIPS的XBurst®核(最高可达1.0GHz)
MIPS架构
　XBurst是北京君正针对移动多媒体便携产品推出的一种创新的32位嵌入式CPU技术，它重新定义了32位嵌入式微处理器核心的性能、多媒体能力、功耗和尺寸标准。XBurst各种性能指标远远领先于现有工业界32位CPU内核，在同样工艺下，XBurst运算性能提高80％以上，多媒体能力提高100%以上，功耗节省70%，尺寸节省50%。
　
XBurst包括以下几方面的内容：
　　一套兼容MIPS架构的RISC指令集。支持Linux、WinCE、大量的第三方软件和开发工具。
　　一套面向多媒体加速的SIMD指令集。SIMD指令有效地对视频编解码算法进行加速。
　　一个创新的微体系结构设计XBurst。XBurst在流水线设计上引入了创新元素，处理器能够在极低的功耗下高速发射执行指令。
　　XBurst在以下四个方面对移动多媒体便携设备提供了强大的支持：
　　高性能：XBurst 在0.18微米工艺下可以提供360MHz以上的稳定工作频率，其他工业界内核往往在200MHz以内。在同样工艺下, XBurst 性能提高80%以上。
　　多媒体性能：SIMD指令对视频解码效率

2.SIMD单指令流多数据流(SingleInstruction Multiple Data,SIMD)是一种采用一个控制器来控制多个处理器，同时对一组数据（又称“数据向量”）中的每一个分别执行相同的操作从而实现空间上的并行性的技术。在微处理器中，单指令流多数据流技术则是一个控制器控制多个平行的处理微元，例如Intel的MMX或SSE以及AMD的3D Now!技术。

3.FPU，即浮点运算器，纯硬件，涉及软件浮点运算需注意。单精度浮点，双精度浮点

4.MMU内存管理单元
功能：SDRAM具有很高的响应速度，为何不使用SDRAM来执行程序呢？为了提高系统整体速度，可以这样设想，利用FLASH、ROM对系统进行配置，把真正的应用程序下载到SDRAM中运行，这样就可以提高系统的性能。然而这种想法又遇到了另外一个问题，当ARM处理器响应异常事件时，程序指针将要跳转到一个确定的位置，假设发生了IRQ中断，PC将指向0x18(如果为高端启动，则相应指向0vxffff_0018处)，而此时0x18处仍为非易失性存储器所占据的位置，则程序的执行还是有一部分要在FLASH或者ROM中来执行的。那么我们可不可以使程序完全都SDRAM中运行那？答案是肯定的，这就引入了MMU，利用MMU，可把SDRAM的地址完全映射到0x0起始的一片连续地址空间，而把原来占据这片空间的FLASH或者ROM映射到其它不相冲突的存储空间位置。例如，FLASH的地址从0x0000_0000－0x00ff_ffff,而SDRAM的地址范围是0x3000_0000－0x31ff_ffff，则可把SDRAM地址映射为0x0000_0000－0x1fff_ffff而FLASH的地址可以映射到0x9000_0000－0x90ff_ffff（此处地址空间为空闲，未被占用）。映射完成后，如果处理器发生异常，假设依然为IRQ中断，PC指针指向0x18处的地址，而这个时候PC实际上是从位于物理地址的0x3000_0018处读取指令。通过MMU的映射，则可实现程序完全运行在SDRAM之中。

5.Cache Memory也被称为Cache，是存储器子系统的组成部分，存放着程序经常使用的指令和数据，这就是Cache的传统定义。从广义的角度上看，Cache是快设备为了缓解访问慢设备延时的预留的Buffer，从而可以在掩盖访问延时的同时，尽可能地提高数据传输率。快和慢是一个相对概念，与微架构(Microarchitecture)中的 L1/L2/L3 Cache相比， DDR内存是一个慢速设备；在磁盘 I/O 系统中，DDR却是快速设备，在磁盘 I/O 系统中，仍在使用DDR内存作为磁介质的Cache。在一个微架构中，除了有L1/L2/L3 Cache之外，用于虚实地址转换的各级TLB， MOB( Memory Ordering Buffers)、在指令流水线中的ROB，Register File和BTB等等也是一种Cache。我们这里的Cache，是狭义 Cache，是CPU流水线和主存储器的 L1/L2/L3 Cache。

6.little endian 小端模式

X1000对于CPU Core的参数解读（MIPS Cache）相关推荐

CPU 主频,核数参数解读物理CPU，逻辑CPU，物理核概念辨析
Q1: CPU高主频好还是多核数好? 游戏需求如果是主打游戏,由于游戏需要的是最简单粗暴的计算工作,这方面多核心有点无用武之地.因此,目前主流游戏都是双核心调用,四核或者更多核心的比较少. 也就是说 ...
CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期
CPU性能衡量参数-主频,MIPS,CPI,时钟周期,机器周期,指令周期 1,主频主频 = 时钟频率,它是指CPU内部晶振的频率,常用单位为MHz,它反映了CPU的基本工作节拍; 时钟频率又称主频, ...
CPU性能参数：MIPS，频率，IPC，CPI，时钟周期，机器周期，指令周期，主频
CPU性能参数:MIPS,频率,IPC,CPI,时钟周期,机器周期,指令周期,主频首先,了解下晶振的作用.没有晶振,就没有时钟周期:没有时钟周期,就无法执行程序代码,单片机就无法工作. 单片机工作时 ...
微型计算机主频的参数是,CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期...
CPU性能衡量参数-主频,MIPS,CPI,时钟周期,机器周期,指令周期 1,主频主频 = 时钟频率,它是指CPU内部晶振的频率,常用单位为MHz,它反映了CPU的基本工作节拍; 时钟频率又称主频, ...
kube-controller-manager 配置参数解读
下面是kube-controller-manager version 1.12.0的所有配置,其中高亮加粗的是我认为需要注意的Flag. Flag Comments –allocate-node-ci ...
计算机配件及其参数,型号后缀看不懂电脑核心硬件参数解读
1型号后缀要看懂 DIY硬件参数解读 DIY电脑除了其独特的魅力在于其高性能.个性化,除此之外,大多数DIY玩家的计算机水平也正因为其专业性而有别于普通电脑玩家.DIY电脑的乐趣在于亲手创造,可以根据 ...
Tomcat - Tomcat 网络通信模型剖析并发参数解读
文章目录什么是IO Tomcat 支持四种线程模型 Tomcat 如何使用指定IO模型 Tomcat BIO VS NIO BIO NIO 影响 BIO/NIO线程数量的多少的因素 Tomcat c ...
计算机组成原理单周期mips,计算机组成原理CPU单周期数据通路（MIPS)
计算机组成原理CPU单周期数据通路(MIPS) [计算机组成原理]CPU:单周期数据通路(MIPS) 寄存器传送语言RTL 1)R(r)表示寄存器r的内容 2)M(address)表示主存储器地址ad ...
PCIe交换机的作用和参数解读：PEX89144为例，PCIe交换机能做些什么
引言超微的SYS-821GE-TNHR/FTNHR服务器的PCIe扩展接口数量确实超过了第四代英特尔至强处理器所能提供的通道数.这是因为该服务器采用了一种称为PCIe交换机的硬件设备,它可以将少量P ...
numpy.repeat作用，语法，参数解读以及实例
numpy.repeat() 作用可以用于重复数组中的元素语法 numpy.repeat(a, repeats, axis=None) 参数解读 Parameters a : array_like ...

X1000对于CPU Core的参数解读（MIPS Cache）

X1000对于CPU Core的参数解读（MIPS Cache）相关推荐

最新文章

热门文章