解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）

工作模式有三种：分别为四通道模式、双通道模式以及单通道模式，这里先简单讲述双通道模式（由于工程中用过双通道模式）；

双通道模式组态：

从这张图中可以得到的信息是什么呢？

首先有两个模拟输入，分别为AAI，AAIN（这是一个模拟输入 Analog Input A）和CAI，CAIN（Analog Input C），根据实际工程需要，选择使用A输入端口，或者C输入端口，或者两个都用。

当信号从A输入端口输入时，就意味着使用ADC A和ADC B通道对输入的模拟信号进行采样，双通道组态内部时钟电路（Clock Circuit）为ADC A通道提供内部采样时钟，该时钟反转180°为ADC B通道提供采样时钟。这两个时钟的关系是由同一个外部时钟源产生时钟，因此时钟频率一致，但是相位完全相反。

当外部信号从C输入端口输入时，分析方法一致。

上图和图2-2是类似的，都是双通道模式的构造，不同的仅仅是模拟输入端口变成了A和D；

同理，见下图：

模拟输入端口分别为B和C；

还有：

模拟输入端口为B和D；

好了，双通道模式框架就这些。

接下来的问题是信号是如何采样的？以及采样后的信号是如何同步的？

见下图：

双通道模式的ADC时序图

（作为一个对硬件一窍不通的萌新小白，以前看到这种图基本上都是略过，我不知道它画的是什么，也就是不能从图中得到需要的信息，这里不得不感谢我的师兄，他耐心地教会了我很多有关硬件的东西，让我的知识从此处的空白变得不在苍白，我想我会触类旁通，通过这次机会学会更多的东西。也要感谢我的导师，他给了我机会，平台去接触这方面的知识。说实话，真的很感谢这些帮助过我的人，我觉得自己很幸运，我会珍惜。也许有时候说话的方式不对，还请见谅！还有已经毕业的师兄，你给我提出了很多真诚的问题，让我认识到时间的紧迫性以及自身的差距！）

我将详细地将我知道的把这张图分解开来认识：

首先是这两条斜线，代表模拟输入的信号，很容易地可以知道上方的模拟输入是从A或者B输入端口输入的模拟信号，下面的斜线代表C或D端口输入的模拟信号；

接着便是基准时钟CLK：

该时钟最大的频率为2.5GHz；

该时钟经过二分频，得到如下两个时钟，称为内部采样时钟，这样内部采样时钟的频率变为最大1.25GHz：

这两个时钟频率相等，相位相反；

时钟上升沿到达时采样；

这两个内部采样时钟的上升沿采样，合起来最大采样频率相当于2.5GHz了。

再整个看下面这幅图：

假如模拟信号是从A或B端口输入的，内部采样时钟上升沿到达时，对模拟信号进行采样，第一个上升沿到达时采样数据为N，第二个上升沿到达时，采样数据为N+1，以此类推即可。

假如模拟信号是从C或D端口输入的，采样原理同上，采样数据表示为M，M+1等。

不如将内部时钟标记为clk1和clk2（上下），clk1的第一个上升沿到达时，采样数据为上图的N，clk2的第一个上升沿到达时，采样数据为N+1，clk1的第二个上升沿到达时，采样数据为N+2，clk2的第二个上升沿到达时，采样数据为N+3，以此类推！

好像这样描述会更加的详细！

ADC采样芯片采取流水线模式，当采样到信号时，芯片内部发出一个同步使能信号，表示有了采样数据，该同步了数据了，数据同步到哪里呢？例如可以同步到FPGA内部，以供测量或处理！

所谓的流水线结构，就是边采样边同步，这样可以加快处理速度，提高效率！

同步时钟有效时，进行数据同步：

从这幅图也可以看出，同步时钟是内部采样时钟频率的1/2，也就是外面基准时钟频率的1/4，可以认为这个时钟是基准时钟4分频得到的。

若采用的是A或者B输入端口输入，假设是A端口输入，则上面同步时钟有效（ADR/BDR），理想情况下ADR与BDR是一样的，数据同步上升沿和下降沿都有效，即上升沿到来时同步一个数据，下降沿到来时同步一个数据，具体的过程是这样的，ADR的上升沿到来时，同步数据N，BDR的上升沿到达时，同步数据N+1，ADR的下降沿到达时，同步数据N+2，BDR的下降沿到达时，同步数据N+3，如此继续下去。

虽然自己做的工程，没有涉及单通道、以及四通道，但是我想还是有必要去写一下这方面的理解，看看能不能触类旁通，还有想法把单通道以及四通道的部分模块Verilog HDL代码写一下。

为了方便大家看到原汁原味的英文数据手册，这里贴出来吧，想了解更多的可以直接看数据手册！数据手册

实际上，数据手册中也说了：

简单地解读一下就是，双通道模式中，两个模拟输入可以是以下这几种情况：

（AAI，AAIN）和（CAI和CAIN），在这种情况下，相对于输入（AAI，AAIN）端口的采样输出是（A0...A9）和（B0...B9），在根据上图：

从中可以看出，（A0...A9）和（B0...B9）不就是N，N+1，...吗？只不过每一个采样数据用10位二进制数来表示罢了。

第二、第三、第四中情况我就不多说了，几乎一模一样！

解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）相关推荐

FPGA实现ADC采样芯片ADS8688的采样
在电机控制中,一般需要对电机三相电流Iu.Iv.Iw采样,并通过采样补偿.坐标变换等将采样电流反馈值输出到电流环闭环控制中.除此之外,还需要对母线电压.驱动器温度进行采样,监控采样值,以此为根据,来 ...
德州仪器的12位采样芯片ads1015调试
一.使用背景公司产品需要用到ad采样芯片,由于采样路数较多且分布比较分散,检测的是电平值,变化率较慢,所以想选择分辨率高.体积小.最好是iic接口的芯片.因为个人比较喜欢德州仪器这个公司,所以就先去 ...
解读ADC采样芯片（EV10AQ190A）的工作模式（四通道模式）
上篇博文讲了EV10AQ190A这种ADC芯片的工作模式:双通道模式我十分重视这些内容,因为这是我认识硬件工作模式的起点,当然这也只是理论上的内容,实际采样过程中也许会遇到这样那样的问题,那就需要自 ...
ev10aq190a采集电路图_解读ADC采样芯片（EV10AQ190A）的工作模式（四通道模式）
上篇博文讲了EV10AQ190A这种ADC芯片的工作模式:双通道模式我十分重视这些内容,因为这是我认识硬件工作模式的起点,当然这也只是理论上的内容,实际采样过程中也许会遇到这样那样的问题,那就需要自 ...
解读ADC采样芯片（EV10AQ190A）的工作模式（单通道模式）
有了上两篇博文的铺垫,双通道模式以及四通道模式,单通道模式也就很容易理解了,并且我已经想好了下一篇博文要写什么了. 直接看框架图吧: 直接说重点,任意一个输入端口输入的模拟信号同时进入ADC芯片的四个 ...
采样频率和带宽的关系_ADI公司AD7380系列SAR ADC的片内过采样 - 模拟技术
作者:ADI公司JonathanColao 简介本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样.常见过采样技术有两种:正常平均和滚动平均.这些技术是在AD7380/AD7 ...
采样频率和带宽的关系_ADI公司AD7380系列SAR ADC的片内过采样
原标题:ADI公司AD7380系列SAR ADC的片内过采样本文引用地址: 简介本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样.常见过采样技术有两种:正常平均和滚动平均 ...
ssis 列转换_SSIS包中的行采样转换和百分比采样转换
ssis 列转换 This article explores Row Sampling Transformations in SSIS and Percentage Sampling Transfor ...
GEE系列：第9单元在GEE中生成采样数据【随机采样】
GEE从入门到实战的10个系列单元: GEE系列:第1单元 Google地球引擎简介 GEE系列:第2单元探索数据集 GEE系列:第3单元栅格遥感影像波段特征及渲染可视化 GEE系列:第4单元 ...

解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）

解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）相关推荐

最新文章

热门文章